1 / 131

# 第 3 章 组合逻辑电路 - PowerPoint PPT Presentation

I am the owner, or an agent authorized to act on behalf of the owner, of the copyrighted work described.

## PowerPoint Slideshow about '第 3 章 组合逻辑电路' - sanam

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.

- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript

3 章 组合逻辑电路

3.1 概述

3.2 组合逻辑电路的分析方法和设计方法

3.3 若干常用的组合逻辑电路

3 章 组合逻辑电路

3.1 概 述

ym = fm( a1、 a2、 an )

y2 = f2( a1、 a2、 an )

y1 = f1( a1、 a2、 an )

.

.

.

y1、y2、 ym 为输出变量

a1、a2、 an 为输入变量

3.2 组合逻辑电路的分析方法和设计方法

3.2.1 组合逻辑电路的分析方法

Y =

1

1

A

A B

Y

.

&

&

&

Y

B

A

A

A

B

B

B

B

B

B

B

B

+

AB

AB

AB

AB

A

A

A

A

A

.

[例] 试分析图示电路的逻辑功能。

B

A

1、由逻辑图写出逻辑函数式

2、由逻辑函数式列出真值表

3、功能说明

0

0

0101

0011

11

D

D

B

B

D

D

D

B

C

.

B

= DCA + DCB + DCB

D

D

D

A

C

C

C

C

A

C

A

C

B

D

D

B

C

D

B

D

C

.

.

Y1 = DCA DCB DCB

.

Y2 = DC DBA

DC

DC

C

C

B

B

Y2

Y1

Y0

.

Y0 = DB DC

= DB + DC

.

.

.

DBA

DBA

D

C

A

[例] 试分析图示电路的逻辑功能，指出该电路的用途。

B

C

D

C

D

A

D

D

B

= DC + DBA

Y2 Y1 Y0

D C B A

= DC + DBA

.

Y2 = DC DBA

2、由逻辑函数式列出真值表

00000000000

0000000011111111

0000111100001111

0011001100110011

0101010101010101

1

1111

Y2 Y1 Y0

D C B A

= DCA + DCB + DCB

.

.

Y1 = DCA DCB DCB

2、由逻辑函数式列出真值表

000000

00000000000

0000000011111111

0000111100001111

0011001100110011

0101010101010101

1

1

1

1

1

00000

1

1111

Y2 Y1 Y0

D C B A

.

Y0 = DB DC

= DB + DC

2、由逻辑函数式列出真值表

11

000000

00000000000

0000000011111111

0000111100001111

0011001100110011

0101010101010101

11

11

0000000000

1

1

1

1

1

00000

1

1111

Y2 Y1 Y0

D C B A

2、由逻辑函数式列出真值表

11

000000

00000000000

0000000011111111

0000111100001111

0011001100110011

0101010101010101

3、功能说明

11

10 之间 时，Y 1 = 1；

11

0000000000

1

1

1

1

1

00000

1

1111

3.2.2 组合逻辑电路的设计方法

R

A

G

R

A

G

R

R

R

R

R

R

A

A

A

A

A

A

G

G

G

G

G

G

R

A

G

[例 ] 设计一个监视交通信号灯工作状态的逻辑电路。每一

1、确定输入、输出变量

R A G

Z

AG

01

11

10

00

R

.

.

.

= RAG RA RG AG

0

1

= RAG + RA + RG + AG

Z = RAG + RA + RG + AG

2、依输出、输入变量的逻辑关系，列出真值表

3、由真值表作出逻辑函数的

01010101

00001111

00110011

1

0

0

1

0

1

0

1

0

1

1

1

0

1

1

1

，并变换成所用门的表示形式3个非门分别实现 R 、A、G

.

.

.

= RAG RA RG AG

1

1

1

Z

4、由逻辑函数式画出逻辑图

R

A

G

，并变换成所用门的表示形式1个与非门实现 RAG

.

.

.

= RAG RA RG AG

1

1

1

&

Z

4、由逻辑函数式画出逻辑图

R

A

G

，并变换成所用门的表示形式1个与非门实现 RA

.

.

.

= RAG RA RG AG

1

1

1

&

&

Z

4、由逻辑函数式画出逻辑图

R

A

G

. ，并变换成所用门的表示形式

.

.

= RAG RA RG AG

1

1

1

&

&

&

Z

4、由逻辑函数式画出逻辑图

R

A

G

. ，并变换成所用门的表示形式

.

.

= RAG RA RG AG

1

1

1

&

&

&

&

Z

4、由逻辑函数式画出逻辑图

R

A

G

. ，并变换成所用门的表示形式

.

.

= RAG RA RG AG

1

1

1

&

&

&

&

&

Z

4、由逻辑函数式画出逻辑图

R

A

Z

G

1 ，并变换成所用门的表示形式

1

1

&

&

&

&

&

4、由逻辑函数式画出逻辑图

R

A

Z

G

A B C

X Y Z

[例 ] 设计一个将3位二进制数码转换为3位循环码的逻辑电路。

1、确定输入、输出变量

2、依输出、输入变量的逻辑关系，列出真值表

01010101

00001111

00110011

00001111

00111100

01100110

BC ，并变换成所用门的表示形式

BC

BC

01

01

01

11

11

11

10

10

10

00

00

00

A

A

A

0

0

0

1

1

1

A B C

X Y Z

X

Z

Y

01010101

00001111

00110011

00001111

00111100

01100110

3、由真值表作出逻辑函数的卡若图，求出最简与或式并变形

0 0

0 0

1 1

1 1

1 1

0 0

0 0

1 1

0 1

0 1

0 1

0 1

BC ，并变换成所用门的表示形式

BC

BC

01

01

01

11

11

11

10

10

10

00

00

00

A

A

A

0

0

0

Z = BC + BC = B⊕C

Y = AB + AB = A⊕B

1

1

1

Z

Y

X

3、由真值表作出逻辑函数的卡若图，求出最简与或式并变形

X = A

0 0

0 0

1 1

1 1

1 1

0 0

0 0

1 1

0 1

0 1

0 1

0 1

BC ，并变换成所用门的表示形式

BC

BC

01

01

01

11

11

11

10

10

10

00

00

00

A

A

A

0

0

0

Z = BC + BC = B⊕C

Y = AB + AB = A⊕B

1

1

1

Z

Y

X

=1

=1

3、由真值表作出逻辑函数的卡若图，求出最简与或式并变形

X = A

0 0

0 0

1 1

1 1

4、由逻辑函数式画出逻辑图

1 1

0 0

0 0

1 1

A

X

Y

B

0 1

0 1

Z

C

0 1

0 1

，并变换成所用门的表示形式3 章 组合逻辑电路

3.3 若干常用的组合逻辑电路

3.3.1 编码器

I0~ I7 表示十进制数0 ~ 7,

1 输入有效。

Y2~ Y0 表示3位二进制代码 。

3 位二进制编码器框图

I0

I1

I2

I3

I4

I5

I6

I7

Y2

Y1

Y0

1

0 0 0 0 0 0 0

0 0 0

0 0 0 0 0 0 0

1

0 0 1

0 0 0 0 0 0 0

1

0 1 0

0 1 1

1

0 0 0 0 0 0 0

1

0 0 0 0 0 0 0

1 0 0

1

0 0 0 0 0 0 0

1 0 1

1 1 0

1

0 0 0 0 0 0 0

1

1 1 1

0 0 0 0 0 0 0

I0

I1

I2

I3

I4

I5

I6

I7

Y2

Y1

Y0

I0 I1 I2 I3 I4 I5 I6 I7

I0 I1 I2 I3 I4 I5 I6 I7

1

0 0 0 0 0 0 0

0 0 0

0 0 0 0 0 0 0

1

0 0 1

+ I0 I1 + I2 I1 + I3 I1 + I4 I1 + I5 I1 + I6 I1 + I7 I1

=

0 0 0 0 0 0 0

1

0 1 0

0 1 1

1

0 0 0 0 0 0 0

= I1(

I0 I2 I3 I4 I5 I6 I7

+ I0 + I2 + I3 + I4 + I5 + I6 + I7 )

1

0 0 0 0 0 0 0

1 0 0

1

0 0 0 0 0 0 0

1 0 1

1 1 0

1

0 0 0 0 0 0 0

1

1 1 1

0 0 0 0 0 0 0

= I1

I0

I1

I2

I3

I4

I5

I6

I7

Y2

Y1

Y0

1

0 0 0 0 0 0 0

0 0 0

0 0 0 0 0 0 0

1

0 0 1

0 0 0 0 0 0 0

1

0 1 0

0 1 1

1

0 0 0 0 0 0 0

1

0 0 0 0 0 0 0

1 0 0

1

0 0 0 0 0 0 0

1 0 1

1 1 0

1

0 0 0 0 0 0 0

1

1 1 1

0 0 0 0 0 0 0

Y2 = I4 + I5 + I6 + I7

Y1 = I2 + I3 + I6 + I7

Y0 = I1 + I3 + I5 + I7

，并变换成所用门的表示形式1

≥1

≥1

Y2 = I4 + I5 + I6 + I7

Y1 = I2 + I3 + I6 + I7

Y0 = I1 + I3 + I5 + I7

I1

I2

I3

I4

I5

I6

I7

Y2

Y1

Y0

，并变换成所用门的表示形式3 章 组合逻辑电路

，并变换成所用门的表示形式3 章 组合逻辑电路

3.3.2 译码器

3 ，并变换成所用门的表示形式位二进制译码器（3 线 — 8 线译码器）框图

A1 A0 Y3 Y2 Y1 Y0

1、二进制译码器的设计

（1） 确定输入、输出变量

（2） 列出真值表

0

0

1

1

0

1

0

1

0

1 1 1

1 1 1

0

1 1 1

0

1 1 1

0

Y ，并变换成所用门的表示形式2 = A1 A0

Y1 = A1 A0

Y3 = A1 A0

Y0 = A1 A0

Y3 = A1 A0

Y2 = A1 A0

Y1 = A1 A0

A1 A0 Y3 Y2 Y1 Y0

0

0

1

1

0

1

0

1

0

1 1 1

Y0 = A1 A0

1 1 1

0

1 1 1

0

1 1 1

0

（3） 由真值表写出最简函数式

Y ，并变换成所用门的表示形式0 = A1 A0

Y3 = A1 A0

Y2 = A1 A0

Y1 = A1 A0

Y0

Y3

Y2

Y1

Y3 = A1 A0

Y2 = A1 A0

1

1

&

&

&

&

Y1 = A1 A0

Y0 = A1 A0

（3） 由真值表写出最简函数式

（4）由函数式画出逻辑图

A1

A0

S ，并变换成所用门的表示形式1

Y3

Y0

Y1

Y2

Y6

Y4

Y5

Y7

74LS138

A2

A1

A0

S2

S3

74LS138的逻辑符号

2、集成3位二进制译码器（3线—8线译码器）74LS138

，并变换成所用门的表示形式S1=0、S2+ S3=×,

1

(×)

1

0

×

1

0

×

( 至少一个为1 )

1

1

1

1

1

Y ，并变换成所用门的表示形式1 = A2 A1 A0 = m1

Y2 = A2 A1 A0 = m2

Y3 = A2 A1 A0 = m3

Y4 = A2 A1 A0 = m4

Y5 = A2 A1 A0 = m5

Y6 = A2 A1 A0 = m6

Y0 = A2 A1 A0 = m0

Y7 = A2 A1 A0 = m7

1

0

1

0

3 ，并变换成所用门的表示形式线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

3 ，并变换成所用门的表示形式线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

1

1

0

0

0

0

1

0

0

1

1

1

0

0

1

0

1

0

1

0

1

1

0

1

0

0

1

0

1

1

1

1

0

1

1

3 ，并变换成所用门的表示形式线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y0 = A2 A1 A0 = m0

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

0

0

0

1

0

1

0

0

1

1

1

1

0

0

1

1

0

1

0

1

0

1

1

1

0

1

0

1

0

1

0

1

1

1

1

1

0

1

1

1

3 ，并变换成所用门的表示形式线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y1 = A2 A1 A0 = m1

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

1

0

0

0

1

0

0

1

0

0

1

1

1

1

1

0

0

1

1

1

0

1

0

1

0

1

1

1

1

0

1

0

1

1

0

1

0

1

1

1

1

1

1

0

1

1

1

1

3 ，并变换成所用门的表示形式线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y2 = A2 A1 A0 = m2

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

1

1

0

0

0

1

0

1

0

1

0

0

1

1

1

0

1

1

0

0

1

1

1

1

0

1

0

1

0

1

1

1

1

1

0

1

0

1

1

1

0

1

0

1

1

1

1

1

1

1

0

1

1

1

1

1

3 ，并变换成所用门的表示形式线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y3 = A2 A1 A0 = m3

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

1

1

1

0

0

0

1

0

1

1

0

1

0

0

1

1

1

1

0

1

1

0

0

1

1

1

0

1

0

1

0

1

0

1

1

1

1

1

1

0

1

0

1

1

1

1

0

1

0

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1

3 ，并变换成所用门的表示形式线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y4 = A2 A1 A0 = m4

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

1

1

1

1

0

0

0

1

0

1

1

1

0

1

0

0

1

1

1

1

0

1

1

1

0

0

1

1

1

0

1

1

0

1

0

1

0

1

1

1

1

0

1

1

0

1

0

1

1

1

1

1

0

1

0

1

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1

1

3 ，并变换成所用门的表示形式线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y5 = A2 A1 A0 = m5

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

1

1

1

1

1

0

0

0

1

0

1

1

1

1

0

1

0

0

1

1

1

1

0

1

1

1

1

0

0

1

1

1

0

1

1

1

0

1

0

1

0

1

1

1

1

0

1

1

1

0

1

0

1

1

1

1

1

0

0

1

0

1

1

1

1

1

1

1

1

1

1

0

1

1

1

1

1

1

1

1

3 ，并变换成所用门的表示形式线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y6 = A2 A1 A0 = m6

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

1

1

1

1

1

1

0

0

0

1

0

1

1

1

1

1

0

1

0

0

1

1

1

1

0

1

1

1

1

1

0

0

1

1

1

0

1

1

1

1

0

1

0

1

0

1

1

1

1

0

1

1

1

1

0

1

0

1

1

1

1

1

0

1

0

1

0

1

1

1

1

1

1

1

1

0

1

1

0

1

1

1

1

1

1

1

1

1

3 ，并变换成所用门的表示形式线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

Y7 = A2 A1 A0 = m7

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

1

1

1

1

1

1

1

0

0

0

1

0

1

1

1

1

1

1

0

1

0

0

1

1

1

1

0

1

1

1

1

1

1

0

0

1

1

1

0

1

1

1

1

1

0

1

0

1

0

1

1

1

1

0

1

1

1

1

1

0

1

0

1

1

1

1

1

0

1

1

0

1

0

1

1

1

1

1

1

1

1

0

1

1

1

0

1

1

1

1

1

1

1

1

1

0

3 ，并变换成所用门的表示形式线—8线译码器74LS138的真值表

S1 S2 +S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

× × ×

1 1 1 1 1 1 1 1

0 ×

× 1

× × ×

1 1 1 1 1 1 1 1

0

1

0

0

0

0

1

1

1

1

1

1

1

1

1

0

0

0

1

0

1

1

1

1

1

1

0

1

0

0

1

1

1

1

0

1

1

1

1

1

1

0

0

1

1

1

0

1

1

1

1

1

0

1

0

1

0

1

1

1

1

0

1

1

1

1

1

0

1

0

1

1

1

1

1

0

1

1

0

1

0

1

1

1

1

1

1

1

1

0

1

1

1

0

1

1

1

1

1

1

1

1

1

0

S ，并变换成所用门的表示形式1

Y3

Y6

Y5

Y4

Y0

Y7

Y1

Y2

74LS138

A2

Y i = m i

A1

A0

S3

S2

74LS138的逻辑符号

3线—8线译码器74LS138的逻辑符号：

74LS138 是 0 输出有效的译码器。

mi 是以地址输入变量构成的最小项。

Z ，并变换成所用门的表示形式0 ~ Z15 。

3、 3线—8线译码器74LS138的应用

（1） 用于译码的功能扩展

[例] 用 2 片3线 — 8线译码器 74LS138 组成 4线 — 16线译码

Y ，并变换成所用门的表示形式1

Y7

Y6

Y5

Y4

Y2

Y0

Y3

A0

A1

A2

A0

A1

A2

S1

S1

S2

S3

S3

S2

74LS138(2)

74LS138(1)

S2 = S3 = D3 ,

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

S2 = S3 = 0;

Z14

Z15

Z12

Z11

Z10

Z13

Z7

Z2

Z8

Z0

Z1

Z3

Z4

Z5

Z6

Z9

74LS138 只有3个地址输入端A2、A1、A0，需用控

2片的 A2 = D2 , A1 = D1 , A0 = D0 ;

D3

D2

D1

D0

+5V

Z ，并变换成所用门的表示形式8 = D3 D2 D1 D0

Z0 = D3 D2 D1 D0

D3

Z1 = D3 D2 D1 D0

Z9 = D3 D2 D1 D0

.

.

D2

.

.

Y0

Y3

Y2

Y1

Y6

Y7

Y5

Y4

.

.

D1

Z7 = D3 D2 D1 D0

Z15 = D3 D2 D1 D0

D0

+5V

A0

A1

A2

A0

A1

A2

S1

S1

S2

S3

S3

S2

74LS138(2)

74LS138(1)

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

Z14

Z13

Z12

Z10

Z15

Z11

Z8

Z9

Z7

Z6

Z5

Z4

Z3

Z2

Z1

Z0

A ，并变换成所用门的表示形式2

A1

A0

（地址输入变量）

Y0

Y1

Y2

Y3

D

Y4

Y5

（数据输入变量）

Y6

Y7

8路数据分配器的示意图

（2）用作数据分配器

Y ，并变换成所用门的表示形式7

Y7

S1

D

Y6

Y6

S2

Y5

Y5

S3

Y4

Y4

74LS138

Y3

Y3

A2

A2

Y2

Y2

A1

A1

Y1

Y1

A0

A0

Y0

Y0

3线—8线译码器74LS138在

m0 ~m7 。

（3）用作构成组合逻辑函数（用译码器设计组合逻辑电路）

8个输出端的输出为以地址输入变量 A2 、A1 、A0 构成的最小

= ，并变换成所用门的表示形式ABC + ABC + ABC + ABC

Z1=AC + ABC + ABC

Z1=AC + ABC + ABC

=ABC + ABC + ABC

.

.

.

.

.

= m1m3m7

= m3m4m5m6

Z2=BC + ABC

Z2=BC + ABC

Z3=AB + ABC

Z4=ABC + BC + ABC

.

.

= Y1Y3Y7

.

.

.

= Y3Y4Y5Y6

[例 ] 试用3线—8线译码器74LS138设计一个多输出的组合逻

= m3 + m4 + m5 + m6

= m1 + m3 + m7

= ，并变换成所用门的表示形式ABC + ABC + ABC

.

.

.

.

.

= m2m3m5

= m0m2m4m7

Z3=AB + ABC

=ABC + ABC + ABC + ABC

Z4=ABC + BC + ABC

.

.

= Y2Y3Y5

.

.

.

= Y0Y2Y4Y7

= m0 + m2 + m4 + m7

= m2 + m3 + m5

S2 = S3 = 0，

Z1

&

S1

Y0

Y1

Y2

Y3

Y7

Y6

Y4

Y5

74LS138

A2

A1

S3

S2

A0

.

.

.

= Y3Y4Y5Y6

Z1

1

A

B

C

S2 = S3 = 0，

Z1

&

&

S1

Y3

Y0

Y1

Y2

Y5

Y6

Y7

Y4

Z2

74LS138

A2

A1

S2

S3

.

.

= Y1Y3Y7

A0

Z2

1

A

B

C

S2 = S3 = 0，

Z1

&

&

&

S1

Z3

Y6

Y1

Y5

Y0

Y7

Y4

Y3

Y2

Z2

74LS138

Z3

A2

A1

S2

S3

.

.

= Y2Y3Y5

A0

1

A

B

C

S2 = S3 = 0，

Z1

&

&

&

&

S1

Z4

Y7

Y5

Y6

Y1

Y3

Y2

Y0

Y4

Z2

74LS138

Z3

A2

A1

S2

S3

Z4

A0

.

.

.

= Y0Y2Y4Y7

1

A

B

C

S2 = S3 = 0，

Z1

&

&

&

&

S1

Y3

Y6

Y5

Y7

Y2

Y1

Y4

Y0

Z2

74LS138

Z3

A2

A1

S3

S2

Z4

A0

1

A

B

C

Z ，并变换成所用门的表示形式

&

Y5

Y7

Y4

Y6

Y2

Y0

Y1

Y3

.

.

.

= m1m2m4m7

S1

1

Z

S2

S3

74LS138

A

A2

B

A1

=ABC + ABC + ABC + ABC

.

.

.

= Y1Y2Y4Y7

A0

C

（4）用译码器构成的组合逻辑电路的分析

[ 例 ] 试分析图示组合逻辑电路。

= m1 + m2 + m4 + m7

A

B

C

Z

.

.

.

= m1m2m4m7

Z

= m1 + m2 + m4 + m7

=ABC + ABC + ABC + ABC

.

.

.

= Y1Y2Y4Y7

00110011

01010101

0

0

00

00001111

1

1

1

1

A

B

C

Z

00110011

01010101

0

0

00

00001111

1

1

1

1

，并变换成所用门的表示形式3 章 组合逻辑电路

A ，并变换成所用门的表示形式3

A2

74LS42

A1

A0

Y8

Y7

Y6

Y4

Y2

Y0

Y3

Y9

Y5

Y1

74LS42的逻辑符号

Y ，并变换成所用门的表示形式1

= A3A2A1A0

Y2

= A3A2A1A0

Y3

= A3A2A1A0

Y0

= A3A2A1A0

Y4

= A3A2A1A0

Y5

= A3A2A1A0

Y6

= A3A2A1A0

Y7

= A3A2A1A0

Y8

= A3A2A1A0

Y9

= A3A2A1A0

A ，并变换成所用门的表示形式3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

Y0

= A3A2A1A0

0000111100001111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

0123456789

A ，并变换成所用门的表示形式3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

Y1

= A3A2A1A0

0000111100001111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

0123456789

1

11111111111111

0

A ，并变换成所用门的表示形式3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

Y2

= A3A2A1A0

0000111100001111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

0123456789

1

11111111111111

11

1111111111111

0

0

A ，并变换成所用门的表示形式3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

Y3

= A3A2A1A0

0000111100001111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

111

111111111111

0123456789

1

11111111111111

11

1111111111111

0

0

0

A ，并变换成所用门的表示形式3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

Y4

= A3A2A1A0

0000111100001111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

111

111111111111

0123456789

1

11111111111111

11

1111111111111

1111

11111111111

0

0

0

0

A ，并变换成所用门的表示形式3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

Y5

= A3A2A1A0

11111

1111111111

0000111100001111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

111

111111111111

0123456789

1

11111111111111

11

1111111111111

1111

11111111111

0

0

0

0

0

A ，并变换成所用门的表示形式3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

Y6

= A3A2A1A0

11111

1111111111

111111

111111111

0000111100001111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

111

111111111111

0123456789

1

11111111111111

11

1111111111111

1111

11111111111

0

0

0

0

0

0

A ，并变换成所用门的表示形式3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

Y7

= A3A2A1A0

11111

1111111111

111111

111111111

0000111100001111

1111111

11111111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

111

111111111111

0123456789

1

11111111111111

11

1111111111111

1111

11111111111

0

0

0

0

0

0

0

A ，并变换成所用门的表示形式3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

Y8

= A3A2A1A0

11111

1111111111

111111

111111111

0000111100001111

1111111

11111111

11111111

1111111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

111

111111111111

0123456789

1

11111111111111

11

1111111111111

1111

11111111111

0

0

0

0

0

0

0

0

A ，并变换成所用门的表示形式3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

Y9

= A3A2A1A0

11111

1111111111

111111

111111111

0000111100001111

1111111

11111111

11111111

1111111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

111

111111111111

111111111

111111

0123456789

1

11111111111111

11

1111111111111

1111

11111111111

0

0

0

0

0

0

0

0

0

A ，并变换成所用门的表示形式3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9

11111

1111111111

111111

111111111

0000111100001111

1111111

11111111

11111111

1111111

0000000011111111

0011001100110011

0101010101010101

0111111111111111

111

111111111111

111111111

111111

0123456789

1

11111111111111

11

1111111111111

1111

11111111111

0

0

0

0

0

0

0

0

0

~ ，并变换成所用门的表示形式

，i =0 9

Yi = mi

BCD码0000 ~ 1001进行译码，当输入出现伪码1010~1111时，

10个输出端均为1，即具有拒绝伪码的功能。

，并变换成所用门的表示形式3 章 组合逻辑电路

1、七段字符显示器

0 ~ 9 的十进制数。

，并变换成所用门的表示形式3 章 组合逻辑电路

（1）半导体显示器（LED显示器）

，并变换成所用门的表示形式3 章 组合逻辑电路

（2）液晶显示器（LCD显示器）

LCD的发光原理：

，并变换成所用门的表示形式3 章 组合逻辑电路

2、BCD—七段显示译码器

BCD— ，并变换成所用门的表示形式七段显示译码器的真值表

Yg

A3

A2

A1

A0

Yb

Yc

Yd

Ye

Yf

Ya

1 1 1 1 1 1 0

0

0 0 0 0

1

0 0 0 1

0 1 1 0 0 0 0

2

0 0 1 0

1 1 0 1 1 0 1

0 0 1 1

3

1 1 1 1 0 0 1

4

0 1 0 0

0 1 1 0 0 1 1

0 1 0 1

5

1 0 1 1 0 1 1

6

0 1 1 0

0 0 1 1 1 1 1

7

0 1 1 1

1 1 1 0 0 0 0

8

1 0 0 0

1 1 1 1 1 1 1

9

1 0 0 1

1 1 1 0 0 1 1

10

1 0 1 0

0 0 0 1 1 0 1

11

1 0 1 1

0 0 1 1 0 0 1

1 1 0 0

0 1 0 0 0 1 1

12

1 1 0 1

13

1 0 0 1 0 1 1

1 1 1 0

14

0 0 0 1 1 1 1

1 1 1 1

0 0 0 0 0 0 0

15

A0

A1

D0

S

D1

Y

D2

D3

4选1数据选择器示意图

3.3.3 数据选择器（MUX）

Y ，并变换成所用门的表示形式

4—1 MUX

A1

A0

D0

D2

D3

D1

S

4选1数据选择器的逻辑符号

A ，并变换成所用门的表示形式0

A0

=

=

S

S

A1

A1

D0

D0

D1

D2

D3

A1

A0

A ，并变换成所用门的表示形式0

A0

=

=

=

S

S

S

A0

D1

A1

A1

A1

D0

D0

D1

D2

D3

A1

A0

A ，并变换成所用门的表示形式0

A0

A0

=

=

=

=

S

S

S

S

A0

D1

D2

A1

A1

A1

A1

D0

D0

D1

D2

D3

A1

A0

A ，并变换成所用门的表示形式0

A0

A0

=

=

=

=

S

S

S

S

A0

D1

D2

A1

A1

A1

A1

=

A0

D3

S

A1

D0

D0

D1

D2

D3

A1

A0

A ，并变换成所用门的表示形式0

A0

A0

=

=

=

=

S

S

S

S

A0

D1

D2

A1

A1

A1

A1

=

A0

D3

S

A1

Y = S [ A1A0D0+A1A0D1+A1A0D2+A1A0D3 ]

D0

D0

D1

D2

D3

A1

A0

4 ，并变换成所用门的表示形式选1数据选择器真值表

S

A1

A0

Y

Y = A1A0D0+A1A0D1+A1A0D2+A1A0D3

Y = S [ A1A0D0+A1A0D1+A1A0D2+A1A0D3 ]

1 × × 0

0011

0101

D0

0000

D1

D2

D3

4 ，并变换成所用门的表示形式选1数据选择器真值表

S

A1

A0

Y

Y = A1A0D0+A1A0D1+A1A0D2+A1A0D3

Y = S [ A1A0D0+A1A0D1+A1A0D2+A1A0D3 ]

1 × × 0

0011

0101

D0

0000

D1

D2

D3

Y ，并变换成所用门的表示形式

4—1 MUX

A1

A0

D0

D2

D3

D1

S = 0时

Y = A1A0D0+A1A0D1+A1A0D2+A1A0D3

S

4选1数据选择器的逻辑符号

1、有1个控制端；n个地址输入端；2n个数据输入端；1个输出

2、逻辑功能关系

3、 4—1MUX的逻辑符号和逻辑表达式

01

00

10

11

1

0

2

3

Y ，并变换成所用门的表示形式

A2

8—1 MUX

A1

A0

D0

D2

D3

D4

D6

D7

D5

D1

A2A1A0

A2A1A0

A2A1A0

A2A1A0

A2A1A0

8选1数据选择器的逻辑符号

S = 0时

A2A1A0

A2A1A0

，输出逻辑表达式：

S

Y = D0+D1+ D2+ D3

+ D4+ D5+ D6+A2A1A0D7

4、其他选择规模的数据选择器

（1） 8—1MUX

Y ，并变换成所用门的表示形式

A3

16—1 MUX

A2

A1

. . . . . .

A0

D0

D15

D1

16选1数据选择器的逻辑符号

S = 0时

A3A2A1A0

，输出逻辑表达式：

A3A2A1A0

S

……

Y = D0+D1+

+ A3A2A1A0D15

（2） 16—1MUX

Y = A1A0D0+A1A0D1+A1A0D2+A1A0D3

D ，并变换成所用门的表示形式0 = G

R A G

Z

01010101

00001111

00110011

1

0

0

1

0

.

.

.

.

= RA G + RA G + RA G + RA (G + G )

Z = RAG + RAG + RAG + RAG + RAG

.

.

.

.

= RA G + RA G + RA G + RA 1

1

1

1

[ 例 ] 试用4选1数据选择器实现交通信号灯监视电路。

D3 = 1

D2 = G

D1 = G

A ，并变换成所用门的表示形式0

A1

D0

D1

Y

4—1 MUX

D2

D3

S

A1= R， A0= A

R

A

D ，并变换成所用门的表示形式0 = G

A0

A1

1

D0

D1

Y

4—1 MUX

D2

D3

S

R

A

G

A ，并变换成所用门的表示形式0

A1

1

D0

D1

Y

4—1 MUX

D2

D3

S

D1 = G

R

A

G

A ，并变换成所用门的表示形式0

A1

1

D0

D1

Y

4—1 MUX

D2

D3

S

D2 = G

R

A

G

A ，并变换成所用门的表示形式0

A1

1

D0

D1

Y

4—1 MUX

D2

D3

S

D3 = 1

R

A

G

1

A ，并变换成所用门的表示形式0

A1

1

D0

D1

Y

4—1 MUX

D2

D3

S

R

A

G

Z

1

Z = ABC + AC + ABC ，并变换成所用门的表示形式

Z = ABC + AC + ABC

= ABC + AC( B+B )+ ABC

= ABC + ABC+ ABC + ABC

.

.

.

.

= ABC 1 + ABC 1 + ABC 1+ ABC 1

[ 例 ] 试用 8 选1 数据选择器产生三变量逻辑函数

A2 = A，A1 = B ，A0 = C

D0 = D1 = D3 = D7 = 1

D2 = D4 = D5 = D6 = 0

A ，并变换成所用门的表示形式0

A1

A2

D0

D1

D2

D3

D4

8—1 MUX

Y

D5

D6

S

D7

A2 = A，A1 = B ，A0 = C

A

B

C

A ，并变换成所用门的表示形式0

A1

A2

D0

D1

D2

D3

D4

8—1 MUX

Y

D5

D6

S

D7

D0 = D1 = D3 = D7 = 1

A

B

C

1

A ，并变换成所用门的表示形式0

A1

A2

D0

D1

D2

D3

D4

8—1 MUX

Y

D5

D6

S

D7

D2 = D4 = D5 = D6 = 0

A

B

C

1

A ，并变换成所用门的表示形式0

A1

A2

D0

D1

D2

D3

D4

8—1 MUX

Y

D5

D6

S

D7

A

B

C

1

Z

F = ，并变换成所用门的表示形式A1A0D0+A1A0D1+A1A0D2+A1A0D3

F

Y

= ABC +ABC +ABC +ABC

A

A1

4—1 MUX

A0

B

D0

D2

D3

D1

C

S

C

[例] 试分析图示组合逻辑电路。

F = A1A0D0+A1A0D1+A1A0D2+A1A0D3

A

B

C

F

= ABC +ABC +ABC +ABC

00110011

01010101

0

0

00

00001111

1

1

1

1

A

B

C

F

00110011

01010101

0

0

00

00001111

1

1

1

1

F ，并变换成所用门的表示形式

Y

A1

A

4—1 MUX(3)

A0

F1 = A1A0D0+A1A0D1+A1A0D2+A1A0D3

F2 = A1A0D0+A1A0D1+A1A0D2+A1A0D3

D3

D0

D1

D2

F2

F1

Y

Y

A1

A1

B

B

.

.

.

.

= BC 0 + BC D + BC D + BC 1

4—1 MUX(2)

4—1 MUX(1)

S

= BCD + BCD + BC

A0

A0

D3

D3

D0

D1

D2

D0

D1

D2

C

C

1

D

D

.

.

.

.

= BC 0 + BC 0 + BC 0 + BC D

S

S

[例] 试分析图示组合逻辑电路。

= BCD

F = ，并变换成所用门的表示形式A1A0D0+A1A0D1+A1A0D2+A1A0D3

F

= A1 0 D0+A10 D1+A1 0 D2+A10 D3

Y

A1

A

= A1 D0 + A1D2

4—1 MUX(3)

A0

= AF1 + AF2

D3

D0

D1

D2

F2

F1

Y

Y

A1

A1

B

B

4—1 MUX(2)

4—1 MUX(1)

S

A0

A0

D3

D3

D0

D1

D2

D0

D1

D2

C

C

1

D

D

S

S

F = ，并变换成所用门的表示形式A1A0D0+A1A0D1+A1A0D2+A1A0D3

= A1 0 D0+A10 D1+A1 0 D2+A10 D3

= A1 D0 + A1D2

F1 = A1A0D0+A1A0D1+A1A0D2+A1A0D3

F2 = A1A0D0+A1A0D1+A1A0D2+A1A0D3

= AF1 + AF2

.

.

.

.

= BC 0 + BC D + BC D + BC 1

= BCD + BCD + BC

.

.

.

.

= BC 0 + BC 0 + BC 0 + BC D

= ABCD + ABCD + ABCD + ABC

= BCD

F = ，并变换成所用门的表示形式A1A0D0+A1A0D1+A1A0D2+A1A0D3

= A1 0 D0+A10 D1+A1 0 D2+A10 D3

F

F

A B C D

A B C D

= A1 D0 + A1D2

= AF1 + AF2

= ABCD + ABCD + ABCD + ABC

00110011

00000000

00001111

01010101

11111111

00001111

00110011

01010101

0000000

000

1

0

1

1

1

1

F ，并变换成所用门的表示形式

F

A B C D

A B C D

00110011

00000000

00001111

01010101

11111111

00001111

00110011

01010101

0000000

000

1

0

1

1

1

1

1时输出为1，否则输出为0。

A B S CO

3.3.4 加法器

1、半加器

0101

0011

0 0

1 0

1 0

0 1

A B S CO

S = AB + AB = A⊕B

3.3.4 加法器

1、半加器

0101

0011

0 0

1 0

CO = AB

1 0

0 1

=1 ，并变换成所用门的表示形式

&

S = AB + AB = A⊕B

A

S

B

CO

CO = AB

=1 ，并变换成所用门的表示形式

&

A

S

CO

CO

B

A

S

B

CO

A

B

CO

CI

S

2、全加器

0

0

0

0

0

1

0

1

0

0

1

0

0

1

0

1

1

1

0

0

0

1

1

0

0

0

0

1

1

1

0

0

1

1

1

1

1

1

1

1

AB

01

11

10

00

CI

A

B

CO

CI

S

0

1

S

AB

01

11

10

00

CI

0

0

0

0

0

0

1

0

1

0

0

1

1

0

0

1

0

CO

1

1

1

0

0

0

1

1

0

0

0

0

1

1

1

0

0

1

1

1

1

1

1

1

1

0

1

1

0

1

0

0

1

0

0

0

1

0

1

1

1

AB ，并变换成所用门的表示形式

01

11

10

00

CI

0

1

S

_

_

AB

01

11

10

00

_

_

_

_

CI

S = ABCI + ABCI + ABCI + ABCI

0

1

CO

_

_

_

_

_

_

_

S = ABCI + ABCI + ABCI + ABCI

_

_

_

_

_

_

_

_

_

_

_

_

_

CO = AB + BCI + ACI

CO = AB + BCI + ACI

0

1

1

0

1

0

0

1

0

0

0

1

0

1

1

1

1 ，并变换成所用门的表示形式

1

1

1

1

&

&

&

&

&

&

_

_

_

_

_

_

S = ABCI + ABCI + ABCI + ABCI

&

_

_

_

_

_

_

CO = AB + BCI + ACI

CO

CI

B

A

S

A ，并变换成所用门的表示形式

S

B

CI

CO

CI

CO

A ，并变换成所用门的表示形式2

A3

A0

A1

B3

B2

B1

B0

CI

A

B

CI

A

B

CI

A

B

CI

A

B

CO

CO

CO

CO

CO

S1

S2

S3

S0

4位串行进位加法器逻辑图

1、串行进位加法器

A ，并变换成所用门的表示形式0

S0

A1

A2

S1

A3

S2

B0

4位加法器

B1

S3

B2

B3

CO

CI

4位加法器的逻辑符号