200 likes | 345 Views
数字频率计综合设计. 陈学英. 1. 功能指标. 1、被测输入信号:方波 2、测试频率范围为:10Hz~100MHz 3、量程分为三档:第一档:闸门时间为1S时,最大读数为999.999KHz 第二档:闸门时间为0.1S时,最大读数为9999.99KHz 第三档:闸门时间为0.01S时,最大读数为99999.9KHz 4、显示工作方式:a、用六位BCD七段数码管显示读数。 b、采用记忆显示方法
E N D
数字频率计综合设计 陈学英 1
功能指标 1、被测输入信号:方波 2、测试频率范围为:10Hz~100MHz 3、量程分为三档:第一档:闸门时间为1S时,最大读数为999.999KHz 第二档:闸门时间为0.1S时,最大读数为9999.99KHz 第三档:闸门时间为0.01S时,最大读数为99999.9KHz 4、显示工作方式:a、用六位BCD七段数码管显示读数。 b、采用记忆显示方法 c、实现对高位无意义零的消隐。
设计分析 • 频率的概念 • 频率测量方法 • 设计方框图 • 模块设计 3
频率的概念 所谓“频率”,就是周期性信号在单位时间(1秒)内变化的次数。若在一定的时间间隔T内计数,计得某周期性信号的重复变化次数为N,则该信号的频率可表达为: f = N / T T t 4
频率测量方法 ① 被测信号输入 ② ① 放大整形 ② 闸门 ⑤ 计数器 ③ ④ ④ ⑤ 时基信号发生器 门控电路 ③ T 直接测量法 5
直接测量法误差 其中 称为±1误差 称为标准频率误差 6
频率测量方法 周期测量法 TC 7
周期测量法误差 其中 称为±1误差 称为标准频率误差 8
设计方框图 放大整形 被测信号输入 闸门 计数器 锁存器 Over GATE CLEAR LATCH Gate 门控电路 扫描显示 控制子系统 (显示译码 扫描控制) 被测 频率 显示 闸门 选择 闸门选择开关 石英 振荡器 分频器 9
FIN GATE 1秒 LATCH CLEAR 测频时序关系 10
模块设计 • 分频器 • 分频器的功能是产生所需闸门控制信号及扫描时钟信号 • 提供的标准信号是48MHz • 输出四个信号1Hz,10Hz, 100Hz,1KHz 11
闸门选择器 模块设计 主要语句示例: if se1 = '1' and se10 = ‘0’ and se100= ‘0’ then fref <= f1hz; dp1<= '0'; dp2<= ‘1'; dp1<= ‘1'; • 实现对输入的几个闸门信号的手动选择 • 输出被选中的闸门信号以及小数点的控制信号DP1,DP2,DP3 12
测频控制器 模块设计 主要语句示例: if rising_edge(Bsignal) then G1<=not G1; end if; if falling_edge(bsignal) then G2<=not G1; end if; gate<=G1; latch<=G2; • 控制整个频率计各模块的工作时序 • 产生闸门信号Gate,锁存信号Latch以及清零信号Reset 13
频率计数器 模块设计 单级计数器(十进制) 计数器级联后 14
同步级联原理图: 级联方式:同步级联和异步级联 15
异步级联原理图: 16
模块设计 • 锁存器 实现了对六位计数结果和溢出信号over的锁存功能 17
设计方框图 被测信号输入 放大整形 闸门 计数器 锁存器 Over GATE CLEAR LATCH Gate 门控电路 dp1 闸门选择开关 显示 控制 (包括显示译码 和扫描控制) 被测 频率 显示 闸门 选择 dp2 石英 振荡器 分频器 18
显示控制 模块设计 用频率1KHz的信号实现对六位已经锁存的计数结果的扫描输出 19
显示控制电路组成: Clk_1khz Freq_value5(3:0) Freq_value4(3:0) Freq_value3(3:0) Freq_value2(3:0) Freq_value1(3:0) Freq_value0(3:0) se1 小数点 控制 dp se10 se100 dp2 dp1 计数器 Sel(2:0) Freq_value5(3:0) 消隐 Freq_value4(3:0) Freq_value3(3:0) Freq_value2(3:0) Freq_value1(3:0) Freq_value0(3:0) 数据 选择 七段 译码 led(6:0) hide 20