第五章主存储器

第五章主存储器

本章学习内容： • 半导体存储器的分类及特点; • 随机存取存储器RAM; • 只读存储器ROM; • 新型存储器; • 主存储器系统设计; 微机原理第五章主存储器(2)

本章学习目标： • 了解存储器的分类 • 学握存储器的性能指标 • 知道各类半导体存储器的特点，能根据系统需求选择恰当的存储器 • 能进行主存储器系统的设计微机原理第五章主存储器(3)

本章学习方法 • 学习本章的过程中，要与前面所学的第二章的内容相结合，尤其是8086的总线操作时序。在学习主存储器系统的设计时，如何进行存储芯片的地址分配也是本章的一个难点，在学习的过程中应多看实例，并对实例进行分析，还要自己多加练习。微机原理第五章主存储器(4)

存储器系统的三项主要性能指标是存储容量、存取时间和成本。存储器系统的三项主要性能指标是存储容量、存取时间和成本。 • 存储容量是存储器系统的首要性能指标，因为存储容量越大，则系统能够保存的信息量就越多，相应计算机系统的功能就越强； • 半导体存储器芯片的存储容量表示一个存储器芯片上能存储多少个用二进制表示的信息位数。微机原理第五章主存储器(5)

存储容量的表示方法有两种：根据存储的二进制位确定（如256×8b）和根据存储的二进制字节确定(如2KB)。存储容量的表示方法有两种：根据存储的二进制位确定（如256×8b）和根据存储的二进制字节确定(如2KB)。 • 如果一个存储器芯片上有N个存储单元，每个单元可存放M位二进制数，则该芯片的容量用N×M来表示。 • 例如,右图所示的存储芯片的存储容量为256×4 256个存储单元微机原理第五章主存储器(6)

存储容量的计量单位：1KB=1024B 1MB=1024KB 1GB=1024MB 1TB=1024GB • 存储单元数与地址线的关系芯片的存储容量＝存储单元数×存储单元的位数＝2M×N M：芯片的地址线根数 N：芯片的数据线根数 • 某存储芯片的地址线条数为t,则存储单元数为2t • 如某芯片有12条地址线,则其存储单元数为 212=22×210=4K 微机原理第五章主存储器(7)

存取时间：指向存储器单元写入数据及从存储单元读出数据所需的时间。存取时间：指向存储器单元写入数据及从存储单元读出数据所需的时间。 • 存储器的存取时间直接决定了整个微机系统的运行速度，因此，存取速度也是存储器系统的重要的性能指标。 • 存储器的可靠性：存储器的可靠性用平均故障间隔时间MTBF来衡量。MTBF可以理解为两次故障之间的平均时间间隔。MTBF越长，表示可靠性越高，即保持正确工作能力越强。 • 存储器的成本也是存储器系统的重要性能指标。微机原理第五章主存储器(8)

8086存储器体系结构 CPU CACHE 主存（内存）辅存（外存）速度快容量小速度慢容量大微机原理第五章主存储器(9)

微机原理第五章主存储器(10)

半导体存储器的分类 PROM 只读存储器(ROM) EPROM EEPROM 主存储器快擦型存储器双极型RAM 随机存储器(RAM) SRAM MOS型RAM DRAM 微机原理第五章主存储器(12)

RAM的特点是存储器中的信息能读能写，且对存储器中的任一存储单元进行读写所需的时间基本上是一样的，RAM中的信息在关机后立即消失。RAM的特点是存储器中的信息能读能写，且对存储器中的任一存储单元进行读写所需的时间基本上是一样的，RAM中的信息在关机后立即消失。 • RAM主要用来存放各种现场的输入、输出数据，中间计算结果，与外存交换的信息和作堆栈用。它的存储单元的内容按需要既可以读出，也可以写入或改写。微机原理第五章主存储器(13)

双极型RAM：特点是速度快、功耗不大，但集成度较低，成本较高。目前主要用于速度要求高的微型计算机和大型机中。双极型RAM：特点是速度快、功耗不大，但集成度较低，成本较高。目前主要用于速度要求高的微型计算机和大型机中。 • 单极型MOS(Metal-Oxide-Semiconductor,金属氧化物半导体)器件存储器：用MOS电路制成的存储器，其特点是集成度高，功耗低，价格便宜，而且随着半导体集成工艺和技术的长足进展，目前MOS存储器的速度已经可以同双极型存储器媲美。微机原理第五章主存储器(14)

SRAM是利用半导体触发器的两个稳定状态表示“0”和“1”，其保存的信息在不断电的情况下，是不会被破坏的；SRAM的功耗较小，容量较大。SRAM是利用半导体触发器的两个稳定状态表示“0”和“1”，其保存的信息在不断电的情况下，是不会被破坏的；SRAM的功耗较小，容量较大。 • DRAM是靠电容的充、放电原理来存放信息的，由于保存在电容上的电荷，会随着时间而泄露，因而会使得这种器件中存放的信息丢失，必须定时进行刷新。 • 主板的内存即是动态随机存储器，CPU内部与内存之间的缓存即是静态随机存储器。微机原理第五章主存储器(15)

只读存储器ROM:存储单元中的信息可一次写入多次读出。只读存储器ROM:存储单元中的信息可一次写入多次读出。 • 掩模型 ROM:制造时用固定掩模进行编程，单元芯片中的信息已固定。 • PROM:用户可根据需要向芯片单元写入信息，但仅能写入一次，不能改写微机原理第五章主存储器(16)

可擦写只读存储器 (EPROM，Erasable programmable read-only memory)就是为了解决这个问题。 EPROM芯片能被多次重写。擦除EPROM的过程是没有选择余地的，它将会抹掉整个的EPROM。EPROM必须从它所在的装置上取下来，在EPROM擦除器的紫外线下放几分钟。EPROM被放在紫外线下过久会造成过擦除。微机原理第五章主存储器(17)

克服了EPROM的这一缺点。 • 电可擦除可编程只读存储器芯片（E2PROM，Electrically erasable programmable read-only memory ）中: 芯片重写时不必被取下来。芯片不必完全擦除就可改变它的特定部分。 • 对各单元的局部化的电场作用使各单元中的电子恢复到常态。这就擦除了E2PROM的目标单元。E2PROM一次改变一字节，这使它们很灵活，但是速度却很慢。 • 扩展阅读：http://wwwb.pconline.com.cn/pchardware/diyheaven/question/memory6.htm内存介绍完全手册微机原理第五章主存储器(18)

随机存取存储器RAM 微机原理第五章主存储器(19)

SRAM举例6264 微机原理第五章主存储器(20)

DRAM 4164 微机原理第五章主存储器(22)

只读存储器ROM • 固定掩模式ROM 微机原理第五章主存储器(24)

PROM 微机原理第五章主存储器(25)

快擦写存储器 • Flash Memory芯片借用了EPROM结构简单，又吸收了E2PROM电擦除的特点；不但具备RAM的高速性，而且还兼有ROM的非挥发性。同时它还具有可以整块芯片电擦除、耗电低、集成度高、体积小、可靠性高、无需后备电池支持、可重新改写、重复使用性好（至少可反复使用10万次以上）等优点。平均写入速度低于0.1秒。 • 使用它不仅能有效解决外部存储器和内存之间速度上存在的瓶颈问题，而且能保证有极高的读出速度。Flash Memory芯片抗干扰能力很强。微机原理第五章主存储器(28)

内存条的几种封装形式 • SIMM（单列直插存储模块） • 体积小、重量轻，插在主板的专用插槽上。插槽上有防呆设计，能够避免插反，而且插槽两端有金属卡子将它卡住，这便是现今内存的雏形。其优点在于使用了标准引脚设计，几乎可以兼容所有的PC机。微机原理第五章主存储器(29)

DIMM（双列直插存储模块） • 和SIMM相似，只是体积稍大。不同处在于SIMM的部分引脚前后连接在一起，而DIMM的每个引脚都是分开的，所以在电气性能上有较大改观，而且这样可以不用把模块做得很大就可以容纳更多的针脚，从而容易得到更大容量的RAM。微机原理第五章主存储器(30)

RIMM（Rambus直插式存储模块） • 其外形有点像DIMM，只是体积要大一点，性能更好，但价格昂贵，发热量较大。为了解决发热问题，模块上都有一个很长的散热片。微机原理第五章主存储器(31)

DIP。早期的内存颗粒也采用DIP（Dual In-line Package双列直插式封装），这种封装的外形呈长方形，针脚从长边引出，由于针脚数量少（一般为8～64针），且抗干扰能力极弱，加上体积比较“庞大”，所以DIP封装如昙花一现。微机原理第五章主存储器(32)

SIP。 SIP（Single In-line Package单列直插封装）只从单边引出针脚，直接插入PCB板中，其封装和DIP大同小异。其吸引人之处在于只占据很少的电路板面积，然而在某些体系中，封闭式的电路板限制了SIP封装的高度和应用。加上没有足够的引脚，性能不能令人满意，很快退出了市场。微机原理第五章主存储器(33)

SOJ。从SOJ（Small Out－Line J－Lead小尺寸J形引脚封装）中伸出的引脚有点像DIP的引脚，但不同的是其引脚呈“J”形弯曲地排列在芯片底部四周，必须配合专门为SOJ设计的插座使用。微机原理第五章主存储器(34)

TSOP。在1980年代出现的TSOP封装（Thin Small Outline Package薄型小尺寸封装），由于更适合高频使用，以较强的可操作性和较高的可靠性征服了业界。TSOP的封装厚度只有SOJ的三分之一。TSOP内存封装的外形呈长方形，且封装芯片的周围都有I/O引脚。例如SDRAM内存颗粒的两侧都有引脚，而SGRAM内存颗粒的四边都有引脚，所以体积相对较大。在TSOP封装方式中，内存颗粒是通过芯片引脚焊在PCB板上的，焊点和PCB板的接触面积较小，使得芯片向PCB板传热相对困难。微机原理第五章主存储器(35)

Tiny-BGA。 Tiny-BGA（Tiny Ball Grid Array小型球栅阵列封装）是由 Kingmax推出的封装方式。由于Tiny-BGA封装减少了芯片的面积，可以看成是超小型的BGA封装。Tiny-BGA封装比起传统的封装技术有三大进步：更大的容量（在电路板上可以安放更多的内存颗粒）；更好的电气性能（因为芯片与底板连接的路径更短，减小了电磁干扰的噪音，能适合更高的工作频率）；更好的散热性能（内存颗粒是通过一个个锡球焊接在PCB板上，由于焊点和PCB板的接触面积较大，所以内存颗粒在运行中所产生的热量可以很容易地传导到PCB板上并散发出去）。微机原理第五章主存储器(36)

mBGA。 mBGA（Micro Ball Grid Array微型球栅阵列封装）可以说是BGA的改进版，封装呈正方形，内存颗粒的实际占用面积比较小。由于采用这种封装方式内存颗粒的针脚都在芯片下部，连接短、电气性能好、也不易受干扰。这种封装技术会带来更好的散热及超频性能，尤其适合工作于高频状态下的Direct RDRAM，但制造成本极高，目前主要用于Direct RDRAM。微机原理第五章主存储器(37)

CSP。 CSP（Chip Scale Package芯片级封装）是一种新的封装方式。在BGA、TSOP的基础上，CSP封装的性能又有了革命性的提升。CSP封装可以让芯片面积与封装面积之比超过1∶1.14，接近1∶1的理想情况，绝对尺寸也仅有32平方毫米，约为普通的BGA的1/3，相当于TSOP内存颗粒面积的1/6。这样在相同体积下，内存条可以装入更多的内存颗粒，从而增大单条容量。微机原理第五章主存储器(38)

WLCSP (Wafer Level Chip Scale Package晶圆级芯片封装）:工艺工序大大优化，晶圆直接进入封装工序，而传统工艺在封装之前还要对晶圆进行切割、分类。所有集成电路一次封装，刻印工作直接在晶圆上进行，设备测试一次完成，这在传统工艺中都是不可想象的。其次，生产周期和成本大幅下降，WLCSP的生产周期已经缩短到1天半。而且，新工艺带来优异的性能，采用WLCSP封装技术使芯片所需针脚数减少，提高了集成度。WLCSP带来的另一优点是电气性能的提升，引脚产生的电磁干扰几乎被消除。采用WLCSP封装的内存可以支持到800MHz的频率，最大容量可达1GB！微机原理第五章主存储器(39)

主存储器系统的设计----芯片的选择 • 存储芯片类型的选择 • 存储芯片容量的选择存储容量＝字数*字长 • 存储芯片速度的选择 • 存储芯片功耗的选择 • 可靠性用平均无故障时间来衡量 • 集成度指一片数平方毫米的芯片上能集成多少个基本存储电路，每个基本存储电路存储一个二进制数，单位：位/片 • 性能价格比微机原理第五章主存储器(40)

计算机系统中主存储器的地址分配 • 存放系统BIOS的ROM:FE000H~FFFFFH 8KB • 存放中断服务程序入口地址的RAM: 00000H~003FFH,有1KB • 用户使用的RAM:04000H~9FFFFH 640KB • 显示缓存的RAM: A0000H~BFFFFH 128KB 微机原理第五章主存储器(41)

存储芯片与CPU的连接 • 最小系统模式：在一些小系统中，常将CPU芯片与存储芯片直接连接，即CPU通过地址线直接向存储器送出地址，通过数据线直接与存储器交换数据，通过控制信号线直接向存储器发出读/写命令，这种连接模式称最小系统模式。地址 CPU 数据 R/W M 微机原理第五章主存储器(42)

较大系统模式：在有一定规模的计算机系统中，由于系统总线除了需连接主存外还需连接多个I/O接口，为提高系统总线的驱动能力，增强总线的控制功能，CPU芯片通过地址锁存器、数据缓冲器和总线控制器等缓冲部件与系统总线相连接，主存储挂接在系统总线上，这种连接模式称较大系统模式。较大系统模式：在有一定规模的计算机系统中，由于系统总线除了需连接主存外还需连接多个I/O接口，为提高系统总线的驱动能力，增强总线的控制功能，CPU芯片通过地址锁存器、数据缓冲器和总线控制器等缓冲部件与系统总线相连接，主存储挂接在系统总线上，这种连接模式称较大系统模式。地址 CPU 地址锁存器数据数据缓冲器 R/W 总线控制器 M 微机原理第五章主存储器(43)

专用存储总线模式：当系统所带外围设备较多，并要求访存速度较高时，可以在CPU与主存储器之间建立一组专用的高速存储总线，以缓解因频繁使用系统总线而产生的瓶颈，这种连接模式称专用存储总线模式。专用存储总线模式：当系统所带外围设备较多，并要求访存速度较高时，可以在CPU与主存储器之间建立一组专用的高速存储总线，以缓解因频繁使用系统总线而产生的瓶颈，这种连接模式称专用存储总线模式。系统总线 CPU M 存储总线微机原理第五章主存储器(44)

控制总线的连接 • 控制总线一般有读(RD)，写(WR)控制线，另外还可能有区别访问存储器及I/O端口的控制线，例如8086的M/IO，Z80的MREQ。一般，我们将RD及WR直接接到存储器芯片上，控制芯片的读写操作，也可将 M/IO或MREQ之类的线与RD及WR进行逻辑"与"或逻辑"或"运算后，再去控制芯片的读写操作。当然，这些控制信号，也可以接到译码器上，通过控制译码输出，控制芯片的读写操作。微机原理第五章主存储器(45)

速度匹配与时序控制 • 由于CPU的工作速度高于主存的存取速度，所以计算机在时序控制上用两种周期（时钟周期和总线周期）。 • 数据通路匹配 • 总线的数据通路宽度：即数据总线一次能并行传送的位数，称为~。 • 总线的负载能力微机原理第五章主存储器(46)

存储器的容量扩充。 • 位扩充：当使用的存储器芯片单元数目符合要求，但每单元的位数较少时，需要进行这种扩充。例如，使用 (1K×1)扩充1KB存储系统，就需要进行位扩充。 • 方法： • 各芯片的数据线分别接到数据总线的各位上 • 各芯片的地址线并接在一起，连到相应的地址总线各位； • 各芯片的控制线并接在一起，连到相应的控制线上微机原理第五章主存储器(47)

位扩充：用1k*4的片子组成1k*8的存储器 地址线—— 10 条数据线—— 8 条控制线—— WR 微机原理第五章主存储器(48)

A0 ~A9 2012 WR CS D0 • 练习：用2012(1k×1位)组成1K×8位RAM 微机原理第五章主存储器(49)

2012 A0 ~A9 2012 A0 ~A9 2012 A0 ~A9 2012 A0 ~A9 CS CS CS CS D0 D0 D0 D0 D0 D0 A0 ~A9 A0 ~A9 A0 ~A9 A0 ~A9 2012 2012 2012 2012 WR WR WR WR WR WR WR WR CS CS CS CS D0 D0 D0 D0 D7 ┇D0 微机原理第五章主存储器(50)

第五章 主存储器