1 / 122

第四章组合逻辑电路

第四章组合逻辑电路. 组合逻辑电路. 数字逻辑电路. 时序逻辑电路. 功能上： 结构上：. 输出仅与该时刻的输入有关。. 组合电路特点. 由门电路组成。. 由小规模集成电路组成. 主要内容 ⒈ 组合电路的分析、设计方法。 ⒉ 常用集成组合逻辑电路。. 由中规模集成电路组成. 第一节 组合电路的分析方法. 第二节 组合电路的设计方法. 第三节 常用集成组合逻辑电路. 第四节 组合逻辑电路的竞争与下险象. §1 组合电路的分析方法. 1. 任务： 2. 目的： 3. 方法：. 确定给定逻辑图的逻辑功能。.

quang
Download Presentation

第四章组合逻辑电路

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第四章组合逻辑电路

  2. 组合逻辑电路 数字逻辑电路 时序逻辑电路 功能上： 结构上： 输出仅与该时刻的输入有关。 组合电路特点 由门电路组成。 由小规模集成电路组成 主要内容 ⒈ 组合电路的分析、设计方法。 ⒉ 常用集成组合逻辑电路。 由中规模集成电路组成

  3. 第一节 组合电路的分析方法 第二节 组合电路的设计方法 第三节 常用集成组合逻辑电路 第四节 组合逻辑电路的竞争与下险象

  4. §1 组合电路的分析方法 1.任务： 2.目的： 3.方法： 确定给定逻辑图的逻辑功能。 逻辑电路功能描述可用表达式、卡诺图、真值表等多种方法，这里特指用概括的文字进行功能描述。 ⑴ 了解电路功能 ⑵ 改进电路设计 ⑴ 写表达式； ⑵ 化简变换； ⑶ 列真值表； ⑷ 功能描述 。

  5. 例： M P C Q R N 解: ⑴写表达式

  6. M P C Q R N 例：

  7. A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 A =1 B =1 F C 真值表 功能描述： 三变量判奇电路 电路改进：

  8. §2 组合电路的设计方法 1.任务：根据功能要求，设计逻辑电路。 2.方法：列真值表，写表达式，化简变换，画逻辑图。 3.举例：三变量表决器 射击游戏 操作码形成器 血型“输送 — 接受”

  9. 例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。 1.逻辑假设。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为 F，多数赞成时是“1”，否则是“0”。 2.根据题意列出逻辑状态表（真值表）。

  10. 逻辑状态表

  11. BC BC 10 11 00 01 A AB 0 AC 1 3.画出卡诺图：

  12. A B 1 & & & C F 4.根据逻辑表达式画出逻辑图。

  13. & & & & A B F C 若用与非门实现

  14. §3 常用集成电路 • 全加器 • 编码器 • 译码器 • 数据选择器 • 数值比较器 • 一、全加器 • 1.半加：不考虑从低位来的进位 • 全加：相加过程中，既考虑加数、被加数又考虑低 • 位的进位位。

  15. 2.设计一位全加器 步骤：真值表，表达式，化简变换，逻辑图 解：设：an---加数；bn---被加数；cn-1---低位的进位； sn---本位和；cn---进位。

  16. an sn =1 an bn  bn ∑ sn cn-1 cn cn-1 & & =1 cn ≥1 逻辑图 逻辑符号

  17. 3.多位加法器 • 串行进位加法器 — 速度低 • 超前进位加法器 — 速度高 • 超前进位产生器 • Ci = (Ai⊕ Bi)Ci-1 + AiBi =Gi + PiCi-1 • Pi Gi • 进位传输项 进位产生项 • 有C0 = A0B0 + (A0 ⊕B0)C-1 = G0 + P0C-1 • C1 = G1+ P1C0 = G1+ P1G0 +P1P0C-1 • C2 = G2 + P2C1= G2 + P2 G1+P2 P1G0 +P2P1P0C-1 • C3 = G3 + P3C2 = G3 + P3 G2 + P3P2 G1+P3P2 P1G0 +P3P2P1P0C-1 • 可见， Ci仅与Gi、Pi有关，即只与被加数、加数有关， • 可并行产生。

  18. Cn Cn－1 符号：

  19. 4 .集成全加器及应用 集成 双全加器T694 74LS183 4位全加器T692 4位超前全加器T693 74LS283 CD4008 超前进位产生器T698 74LS182 4位算术逻辑单元/函数发生器T697 74LS181 （16功能） 8功能ALU 74LS381

  20. 8 应用 例1：8421BCD码 转换成余3码 分析： 8421BCD＋0011 →余3码 P口 → BCD码，Q口→ 0011，Ci＝0 输出口 （和） →余3码 注意高低位顺序

  21. 例2： 用全加器74lLS283实现： 2位8421BCD码（ 高位D18D14D12D11，低位D08D04D02D01）向二进制码（B码)的转换 。 分析： 2位8421BCD码按权展开 D= D1880+D14 40+ D12 20+D11 10 + D08 8+ D04 4+ D02 2+ D01 1 ↓↓ ↓ ↓ 64+16 32+8 16+4 8+2 = D1864+D14 32 +（ D18+ D12）16 +（D14 + D11 + D08）8+ （ D12 + D04） 4 +（D11 + D02 ）  2 + D01 1 = D1826+D14 25 +（ D18+ D12）24 +（D14 + D11 + D08）23+ （ D12 + D04）22 +（D11 + D02 ）  21 + D01  20 一个2位十进制数（最大为99），用二进制（B码）表示需7位，即B＝B6 B5 B4 B3 B2 B1 B0

  22. D12 D11 D12 D11 D01 D08 D04 D02 ● ● ● ● B4’ B3’ D18 D14 D18 D14 ● ● ● B6 B5 B4 B3 B2 B1 B0 D= D1826+D14 25 +（ D18+ D12）24 +（D14 + D11 + D08）23+ （ D12 + D04）22 +（D11 + D02 ）  21 + D01  20 B＝B6 B5 B4 B3 B2 B1 B0 ＝ B6 26+ B525 + B4 24 + B3 23+ B2 22 + B1 21 + B0  20 +）

  23. D12 D11 D12 D11 D01 D08 D04 D02 D18 D14 D18 D14 全部转换需完成8次加法运算。 ● ● ● ● B4’ B3’ +） ● ● ● B6 B5 B4 B3 B2 B1 B0 加法器分配： 74lLS283为4位二进制加法器，故需要2片全加器。具体分配如上图，蓝圈运算用一片，红圈运算用一片。

  24. D= D1826+D14 25 +（ D18+ D12）24 +（D14 + D11 + D08）23+ （ D12 + D04）22 +（D11 + D02 ）  21 + D01  20

  25. D18 D14 B3 B2 B1 B0 B3 B2 B1 B0 CO CO B6 74lLS283 B5 B4 ∑ ∑ B3 D12 A3 A2 A1 A0 A3 A2 A1 A0 F3 F2 F1 F0 F3 F2 F1 F0 D11 74lLS283 D08 D04 CI CI B2 D02 B1 D01 B0 D= D1826+D14 25 +（ D18+ D12）24 +（D14 + D11 + D08）23+ （ D12 + D04）22 +（D11 + D02 ）  21 + D01  20 B4’ B3’

  26. 二、编码器 二进制编码器 — 输入2n个信号，输出n位代码 二 ～ 十进制编码器 — 10个信号输入，BCD码输出 一般编码器 — 输入间有约束 优先编码器 — 按优先级别高低编码 编码： 把特定含义的信息编成二进制代码。 分类： 输出 代表0～9十个数字 功能

  27. 1 .二进制编码器（一般编码器） （1）设计一个8/3一般编码器 解： 分析功能要求 8个输入：设为X0～X7，且高电平有效。 3位二进制代码输出：设为 A、B、C。 约束关系 ——不允许两个或两个以上输入信号同时有效 列真值表 8位输入，其组合为28＝256种，真值表应有256行，但因为约束条件的存在，可以只列出简化真值表。

  28. 简化真值表 • 列表达式 • A = X4 + X5 + X6 +X7 • B = X2 + X3 + X6 +X7 • C = X1 + X3 + X5 +X7

  29. 列表达式 • A = X4 + X5 + X6 +X7 • B = X2 + X3 + X6 +X7 • C = X1 + X3 + X5 +X7 画逻辑图 X0 X1 X2 X3 X4 X5 X6 X7 ≥1 A ≥1 B ≥1 C

  30. 2.优先编码器 当输入有一个以上信号申请编码时，只对优先级别最高的信号进行编码。 例：某火车站，有特快、快车、普快三种列车请求发车信号，试设计发车信号电路。 解：输入：特快请求信号A，高有效。 快车请求信号B，高有效； 普快请求信号C，高有效； 输出：特快、快车、普快发车信号为F1、F2、F3 高有效。

  31. A B C F1 F2 F3 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 0 1 0 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 1 1 0 0 A B C F1 F2 F3 0 0 0 0 0 0 1 × × 1 0 0 0 1 × 0 1 0 0 0 1 0 0 1 表达式 真值表 简化真值表 特快发车编码信号100 快车发车编码信号010 普快发车编码信号001 电路（略）

  32. 3.集成优先编码器 增加使能控制端，多用于键盘电路、计算机中断等。 以74LS148例（功能表如下,P93） 1 × × × × × × × × 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 × × × × × × × 0 0 0 0 0 1 0 × × × × × × 0 1 0 0 1 0 1 0 × × × × × 0 1 1 0 1 0 0 1 0 × × × × 0 1 1 1 0 1 1 0 1 0 × × × 0 1 1 1 1 1 0 0 0 1 0 × × 0 1 1 1 1 1 1 0 1 0 1 0 × 0 1 1 1 1 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1

  33. ※8个输入，低有效，高位优先 ※3位代码，反码输出 ※3个使能端： 使能输入 ＝0 编码 ＝1 禁止 使能输出 ＝1 本片有输出 ＝0 本片无请求，可接另一片的 （进行扩展） 扩展输出端 ＝1 本片未编码 ＝0 本片已编码 特点:

  34. 图形符号

  35. Ys（高片）接 ST（低片） ST（高）=1，Ys(高)= ST(低)=1,两片均不编码,禁止工作； ST（高）=0，且高片有申请,Ys (高) =1= ST(低)，低片禁止； ST（高）=0，且高片无申请,Ys (高) =0= ST(低)，低片可编码。 高片 低片 扩展应用：2片8/3  16/4优先编码器

  36. 说明: ①集成编码器分二进制编码器和二～十进制编码器两类. ②集成二～十进制编码器,常称10/4编码器. 例:74LS147, ☆ 9个输入端,代表1～9九个数字,低有效,高位优先; ☆ 4个输出端,反码输出。如9→0110,4→1011; ☆ 1～9中如无申请,输出→1111,表示数字0的编码,即0的编码是隐含的。 ☆ 无控制端,扩展时不方便. ③码盘是一种实现编码的器件.

  37. 补充：图形符号简介 Ⅰ、基本组成 基本单元框 ⑴ 符 号 框 ——单元功能或结构边界框 公共控制框 公共输出框 基本单元框 （必须） 公共控制框 （可选） 公共输出框 （可选） ⑵总限定符号——电路或器件总的逻辑功能。

  38. Ⅰ、基本组成（续） ⑶输入/出限定符号——与输入/出有关的相应输入/出的 功能、物理特性。 ⑷关联标记 ——用字母、数字表示输入之间、输出之间 以及输入/出之间的相互关系。 总限定符号 HPRI/BIN 符 号 框 基本单元框 输入/出限定符号 关联标记

  39. Ⅱ、逻辑关系 ⑴ 内部逻辑关系——符号框里面输入、输出的逻辑状态。 外部逻辑关系——符号框外面输入、输出的逻辑状态。 ⑵表示外部输入/出物理量、内部逻辑状态的两种方法。 逻辑非符号——输入/输出以“○”表示逻辑非信号。 极性符号 ——输入/输出以“ ”表示低电平（逻辑非） 信号。 注意：同一张逻辑图上，不能同时使用两种符号。 ⑶ 影响输入/输出 ——— 施加作用，影响、控制其他信号的 输入/输出。（主导作用） 受影响输入/输出 —— 受影响，受作用、受控制的信号 (端) 。（被动作用）

  40. ENa 受影响输入/输出 极性符号体制标注 极性符号体制标注 内部逻辑关系 内部逻辑关系 外部逻辑关系 影响输入/输出

  41. Ⅲ、关联标记(共10种关联关系) Gm:与关联; Vm:或关联; Nm:非关联; Zm:互联关联; Cm:控制关联; Mm:方式关联; Am:地址关联; ENm:使能关联; Sm:置位关联; Rm:复位关联; m标号

  42. ENa 使能关联:ST=0时,ENa=1,输出为正常功能; ST=1时,ENa=0,输出被封锁. Zm: 互联关联 V18: 或关联 ENa: 使能关联

  43. 只要有编码请求,或ST=1不允许时YS =1 ENa 只要有编码请求,且ST=0允许时 YEX =0 Ⅳ 举例 总限定符号HPRI/BIN—编码器

  44. 三、译码器 译码——编码逆过程，将二进制代码的原意“翻译” 出来，还原成原特定含义的信息。即每组代 码有一个相应输出端为有效高/低电平，其余 输出端为无效(低/高)电平。 分类——按功能不同，分为: 变量译码器 —表示输入变量状态，2/4，3/8，4/16 码制变换译码器 — BCD/十，余3/十，格雷码/十 显示译码器 —驱动显示器件

  45. 1、变量译码器（二进制译码器） 特点 — 输入:n个变量，即n位代码， 输出: 2n个.即对应n个变量的2n种组合,每个 输出对应一种输入代码，即一个n变 量最小项。 设计 — 举例三变量译码器的设计。 （真值表，表达式，变换，逻辑图） 也可设为低有效 解: 输入:3个变量，设为A,B,C。 输出: 23＝8个. 设为Y0～Y7高有效。

  46. 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 设计举例（续） 表达式 真值表 电路（略） 说明 — 译码器是多输入、多输出组合逻辑电路， 每个输出对应一个n变量最小项——也称 最小项发生器。

  47. 0 7 G A2 A1 A0 STA STB STC 集成变量译码器 2/4译码器 74LS139 CD4556 3/8译码器 74LS138 4/16译码器 74LS154 以74LS138 （3/8译码器）进行说明: 图形符号 一般符号

  48. 0 × × × × 1 1 1 1 1 1 1 1 × 1 × × × 1 1 1 1 1 1 1 1 • 1 0 0 0 0 0 1 1 1 1 1 1 1 • 1 0 0 0 1 1 0 1 1 1 1 1 1 • 1 0 0 1 0 1 1 0 1 1 1 1 1 • 1 0 0 1 1 1 1 1 0 1 1 1 1 • 1 0 1 0 0 1 1 1 1 0 1 1 1 • 1 0 1 0 1 1 1 1 1 1 0 1 1 • 0 1 1 0 1 1 1 1 1 1 0 1 • 1 0 1 1 1 1 1 1 1 1 1 1 0 说明：有3个变量输入端A2A1A0(ABC) 有8个输出端 Y0 … Y7，低译中（低有效） 有3个使能端 STA、STB、STC 功能表

  49. ①扩展应用： 1 1 1 1 ⑴ 0 0 Y3 0 1 输入端:4个,A3～A0 输出端:16个,Y0～Y15 A3=1时, ⑵片工作 如A3～A0=1011→Y11=0 A3=0时, ⑴片工作 如A3～A0=0011→Y3=0 ⑵ Y11 2片138 (3/8)4/16译码器 （也可扩成5/32、6/64译码器） 4/16译码器

More Related