1 / 20

TDI 型 CIS 中像素 内电荷转移的优化

TDI 型 CIS 中像素 内电荷转移的优化. 汇报人：张冬苓. 目录. 第一节. 研究背景简介. 时间延迟积分 (Time-Delay and Integration, TDI) 型 CMOS 图像传感器，通过累加的方式，延长了曝光时间，同时在累加过程中信号与噪声不同的放大系数得到较高的信噪比 。以 其高灵敏度，高可靠性等特点，在空间遥感、航空影像 、等 领域都有极其重要的应用 价值。

prue
Download Presentation

TDI 型 CIS 中像素 内电荷转移的优化

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. TDI型CIS中像素内电荷转移的优化 汇报人：张冬苓 天津大学 ASIC设计中心

  2. 目录 天津大学 ASIC设计中心

  3. 第一节 研究背景简介 天津大学 ASIC设计中心

  4. 时间延迟积分 (Time-Delay and Integration, TDI)型CMOS图像传感器，通过累加的方式，延长了曝光时间，同时在累加过程中信号与噪声不同的放大系数得到较高的信噪比。以其高灵敏度，高可靠性等特点，在空间遥感、航空影像、等领域都有极其重要的应用价值。 • 基于以上特点，要求CIS中像素的感光面积要做够大，来响应暗光下的信号。即TDI型CIS中PD尺寸要足够大，但因此会带来一个严重的问题——大尺寸PD由于内部电势分布平坦，电场很弱,电荷的转移速度会降低甚至产生图像拖尾，严重影响成像质量。 • 因此研究提高大尺寸像素的电荷转移效率的方法具有重要意义。 天津大学 ASIC设计中心

  5. 像素的电荷转移效率（charge transfer efficiency, CTE）是指能够被转移至浮空节点FD中的光生电荷占光电二极管PD收集到的全部光生电荷的比例，以及转移所需要的时间[1]。 • 图像拖尾是指当前帧中包含前一帧的信息，可分为放电拖尾（Discharging Lag）和充电拖尾（Charging Lag）[2]。它们分别是由输入光信号的突然降低或增强使电荷不能完全转移导致的。 天津大学 ASIC设计中心

  6. 原始像素设计 转移前PPD内电子数约为3661，转移到残余电子为初始电子的3.8196e-8倍时所用的时间为262.574ns，单位时间转移的电子数为14个/ns。 天津大学 ASIC设计中心

  7. 第二节 国内外研究现状 天津大学 ASIC设计中心

  8. 国内外研究现状 1、优化PPD内部 多次梯度注入N型杂质的方式形成N埋层[3] PD的形状设计成三角形[4] 天津大学 ASIC设计中心

  9. 国内外研究现状 2、优化传输栅附近电荷转移通道 优化传输栅的形状[5,6] 优化传输栅处CPI、APT杂质注入[7] 天津大学 ASIC设计中心

  10. 第三节 电荷转移理论分析 天津大学 ASIC设计中心

  11. 电荷转移理论分析 大尺寸的PPD结构在复位后完全耗尽时会产生很大的电阻，采用RC延迟网络模型[2]可以说明大尺寸PPD内电荷转移时间长的原因。 PPD的RC延迟模型的延迟时间τ可由下式表示: 由上式可以看出，减小PPD的长度L或者增大电导率σ均可缩短延迟时间，提高电荷转移速度，减小电荷转移时间。 天津大学 ASIC设计中心

  12. 第四节 两种优化电荷转移的方法 天津大学 ASIC设计中心

  13. 两种优化电荷转移的方法 • N埋层非均匀掺杂优化方法 测得转移前PPD内电子数约为2774,转移到残余电子为初始电子的3.9e-10倍时所用的时间为25.494ns，所以单位时间转移的电子数为108.8个/ns。与传统像素结构相比电荷转移效率提高了7.7倍。 天津大学 ASIC设计中心

  14. 两种优化电荷转移的方法 • PPD版图优化方法 （a） 传统像素版图 （b） 优化后像素版图 天津大学 ASIC设计中心

  15. 两种优化电荷转移的方法 • PPD版图优化方法 转移前PPD内电子数约为3620，转移到残余电子为初始电子的6e-9倍所用的时间为28.805ns，所以单位时间转移的电子数为125.7个/ns。与传统像素结构相比，提出的版图优化方法使电荷转移速度提高了8.98倍。 天津大学 ASIC设计中心

  16. 第五节 结果与讨论 天津大学 ASIC设计中心

  17. 结果与讨论 优化方法一即在在N埋层的形成过程中增加一步P型注与传统像素相比，电荷转移效率提高了7.7倍。 优化方法二通过改进PPD的版图结构，缩短了延迟时间，使电荷转移速度与传统像素相比提高了8.98倍，并且此方法不用增加新的掩膜版，控制了成本。 天津大学 ASIC设计中心

  18. 结果与讨论 天津大学 ASIC设计中心

  19. 参考文献 • T. Hardy, R. Murowinski, M. J. Deen, Charge Transfer Efficiency in Proton Damaged CCD’s, IEEE Transactions on nuclear science, 45(2), 1998, 154-163. • Ramaswami S, Agwani S, Loh L, Bossemeyer N, Characterization of pixel response time and image lag in CMOS sensors, Image Capture Operation, Motorola Inc., Chandler, AZ, (2001). • JanvalR K, Misra D, Lowrance J L. Charge transfer in a multi-implant pinned-buried photodetector[J]. Electron Devices, IEEE Transactions on, 2001, 48(5): 858-862. • Shin B, Park S, Shin H. The effect of photodiode shape on charge transfer in CMOS image sensors[J]. Solid-State Electronics, 2010, 54(11): 1416-1420. • YonemotoK, Sumi H. A CMOS image sensor with a simple fixed-pattern-noise-reduction technology and a hole accumulation diode[J]. Solid-State Circuits, IEEE Journal of, 2000, 35(12): 2038-2043. • HisanoriIhara. Peninsula transfer gate in a CMOS pixel. US 2010/0176276 A1. Jul. 15,2010. • Yiqiang L, Binqiao L, Jiangtao X, et al. Charge transfer efficiency improvement of a 4-T pixel by the optimization of electrical potential distribution under the transfer gate[J]. Journal of Semiconductors, 2012, 33(12): 124004. • Fowler B, Liu X. Charge transfer noise in image sensors[C]//IEEE Workshop on Charge-Coupled Devices and Advanced Image Sensors. 2007, 51. 天津大学 ASIC设计中心

  20. 谢谢！！ 天津大学 ASIC设计中心

More Related