1 / 14

Ｎ i シリサイド電極形成にともなう 　　　　　　　　　　　　欠陥導入過程の考察

日本顕微鏡学会第 63 回学術講演会　 2007 年 5 月 20 日 , 朱鷺メッセ（新潟）. Ｎ i シリサイド電極形成にともなう 　　　　　　　　　　　　欠陥導入過程の考察. 一色 俊之 １ ，西尾 弘司 １ ，溝部 誠 ２ ，中村 勇 １ ， 深田 卓史 ３ ，吉本 昌弘 １ ，播磨 弘 １. １ 京都工芸繊維大学大学院 工芸科学研究科 ２ 京都工芸繊維大学 電子情報工学科 ３ WaferMasters Inc. 低コンタクト抵抗化：シリサイド. Gate. Source. Drain. MOSFET. 素子製造（電極形成）に問題.

ormand
Download Presentation

Ｎ i シリサイド電極形成にともなう 　　　　　　　　　　　　欠陥導入過程の考察

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 日本顕微鏡学会第63回学術講演会　2007年5月20日, 朱鷺メッセ（新潟） Ｎiシリサイド電極形成にともなう　　　　　　　　　　　　欠陥導入過程の考察 一色 俊之１，西尾 弘司１，溝部 誠２，中村 勇１， 深田 卓史３，吉本 昌弘１，播磨 弘１ １京都工芸繊維大学大学院 工芸科学研究科 ２京都工芸繊維大学 電子情報工学科 ３WaferMasters Inc.

  2. 低コンタクト抵抗化：シリサイド Gate Source Drain MOSFET 素子製造（電極形成）に問題 Introduction① MOSトランジスタの微細化：低消費電力・高速動作・生産性向上 スケーリング則に基づいた， 　　ゲート（チャネル）長短縮 　　低電圧化 　　ゲート絶縁膜の極薄化 etc．．．． 低VD化 チャネル長：短 浅い接合 低抵抗電極形成：Niシリサイド 高濃度ドープ ソースドレインの極浅接合(Ultra Shallow Junction) 　　　　　　　　　　 高キャリア濃度化

  3. Gate Source Drain MOSFET Introduction② 極浅接合(USJ) 高キャリア濃度 低抵抗電極（Niシリサイド） シリサイド化反応で，電極下に欠陥が生成 （ピラミッド欠陥（スパイク欠陥）） リーク電流の発生 × 消費電力増大，動作不良，素子破壊 リーク電流 pyramid欠陥 Ｎｉシリサイド層 目的：断面ＴＥＭ法によるピラミッド欠陥形成過程の解明

  4. Niシリサイドとピラミッド欠陥 ピラミッド欠陥の構造 ・　Ｓｉと同一の結晶格子 ・　 Si{111}面を境界，格子のずれ ・　Ｓｉより暗いコントラスト ・　積層欠陥コントラスト(縞状)が不明瞭 ＮｉＳｉ層 {１１１} Ｓｉ {111} Si Ｓｉ基板 　△　積層欠陥　　　ダイヤモンド構造の｛１１１｝面のすべり多面体 ○シリサイド相の貫入Siと整合する結晶格子 　　　　　⇒　ＮｉＳｉ２（× 蛍石型高温相　　○非蛍石型低温相）

  5. Ｎｉ sputtering(R.T) Ni 10nm p-type Si wafer Annealing systems Hot-plate annealing 10 min hot plate Ni-silicide wafer p-type Si wafer Ta = hot plate temperature 試料作製と熱処理 アクセプタイオン打ち込み Si(001) Si(001) 低キャリア濃度基板（p－） 高キャリア濃度基板（p＋） 473K~723K 10min in N2

  6. 熱処理前のNiスパッタ基板 低キャリア濃度基板（p－） Ni層 無欠陥・結晶性良好 高キャリア濃度基板（p＋） Ni層 欠陥コントラスト有・結晶性不良 高濃度イオン打ち込みによる表層欠陥の残留

  7. Ｎｉシリサイド形成と欠陥生成　① 低キャリア濃度基板（p－） 高キャリア濃度基板（p＋） 残留欠陥の存在 熱処理前 Ni2Si層の形成 残留欠陥近傍に格子歪 225℃ 275℃ ピラミッド欠陥の発生 NiSi層の形成 300℃

  8. Ｎｏｔ　ｏｂｓｅｒｖｅｄ Ｎｏｔ　ｏｂｓｅｒｖｅｄ Ｎｉシリサイド形成と欠陥生成 ② 低キャリア濃度基板（p－） 高キャリア濃度基板（p＋） ピラミッド欠陥有 • 高キャリア濃度試料のみピラミッド欠陥発生 • 300℃付近の熱処理で発生が顕著 325℃ 界面ラフネス大 350℃ 400℃ NiSiの単層化 ピラミッド欠陥なし 450℃ 全温度域でピラミッド欠陥の発生なし

  9. Si-Niシリサイド界面の HRTEM観察 Ni2Si層 高キャリア濃度基板（p＋） NiSi2層 欠陥・格子歪 Ni層 225oC 225oC 残留欠陥 Si基板 NiSi2層 Ni2Si層 Si基板 {111}界面 NiSi層 熱処理前 275oC Si基板

  10. Si-Niシリサイド界面の HRTEM観察 高キャリア濃度基板（p＋） NiSi層 積層欠陥 {111} Si Si基板 Si基板 ピラミッド欠陥の発生初期 Annealing temp. = 573K (300oC)

  11. Si-Niシリサイド界面の HRTEM観察 高キャリア濃度基板（p＋） Ni2Si層 NiSi層 NiSi層 {111} Si {111} Si {111} Si {111} Si Si基板 Si基板 Annealing temp. = 598K (325oC) Annealing temp. = 573K (300oC)

  12. Ni ⇒ Ni2Si 残留欠陥 残留原因：高濃度注入？ アニール不足？ Ni2Siの成長 ⇒ 残留欠陥消滅：不完全 界面応力による歪みコントラスト Ni2Si ⇒ NiSi 界面ラフネス増大 ～20nm ～15nm NiSi ～30nm ピラミッド欠陥 欠陥なし ピラミッド欠陥形成 ピラミッド欠陥形成 ：　相変態と残存欠陥の関連を示唆 ピラミッド欠陥形成の温度領域 • 低キャリア濃度試料 • 全温度域でピラミッド欠陥は観察されず • 高キャリア濃度試料基板内欠陥（残留欠陥）の存在 • 225℃～275℃　 シリサイド化進行と残留欠陥の一部侵食　　歪コントラスト • 300℃～325℃　 ピラミッド欠陥の形成顕著　　←Ｎｉ２ＳｉからＮｉＳｉへの相変態温度域 • 350℃～400℃　 界面の凹凸大きく，凹部下層に微細なピラミッド欠陥 • 450℃　　　　　　　ピラミッド欠陥の発生なし　　⇒　ピラミッド欠陥生成温度域を通過　

  13. 再熱処理とピラミッド欠陥 450℃ 熱処理前 ＮｉＳｉ，ピラミッド欠陥なし 再 460℃ ＮｉＳｉ，ピラミッド欠陥なし 225℃：Ｎｉ２Ｓｉ+残留欠陥・格子歪み 再 460℃ ＮｉＳｉ，ラフ凹部にピラミッド欠陥残存 300℃：ＮｉＳｉ（Ｎｉ２Ｓｉ）+ピラミッド欠陥 相変態温度域の滞留がピラミッド欠陥生成を誘起 一度生成したピラミッド欠陥は再熱処理では消失しない

  14. ま　と　め • ピラミッド欠陥の構造 ｛１１１｝界面でSiと整合した結晶格子・同一パターン • 貫入シリサイド相（NiSi2　非蛍石型構造）　　 • ピラミッド欠陥の生成 相変態温度（300℃近傍）での滞留 イオン打ち込みの残留欠陥 　　残留欠陥 ⇒ 応力・歪集中 ⇒積層欠陥形成 ⇒ Ｎｉ拡散進行 　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　 ⇒　ピラミッド欠陥形成　 • 再アニール処理 ピラミッド欠陥のアニール除去は困難 　　　　（シリサイド化進行で消失するが界面のラフネス増大） ピラミッド欠陥形成に関与 熱処理温度域の選択・残留欠陥の除去 　　　　　　　　　　　　　　　　　　⇒　ピラミッド欠陥形成を抑制

More Related