1 / 21

FPGA 上的人脸检测算法研究

FPGA 上的人脸检测算法研究. 赵峰 上海交通大学微电子学院 2007.06.19. 大 纲. 研究背景 实现方案 进展与成果. 项目背景. 生物特征识别技术蓬勃发展 指纹、语音、人脸、虹膜、步态等 在监控、安防等领域潜力巨大 国内研究起步较早，具备一定的产业基础和市场规模 人脸识别优点明显 界面友好 无需配合. 研究背景（续）. 该研究来自企业需求 基于 PC 平台的人脸识别系统非常完善 基于 DSP 平台的人脸识别产品进入市场推广 降低成本，减小体积，进入更广阔的应用领域 人脸识别的 SOC 方案或 ASIC 方案 资金投入巨大

oona
Download Presentation

FPGA 上的人脸检测算法研究

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. FPGA上的人脸检测算法研究 赵峰 上海交通大学微电子学院 2007.06.19

  2. 大 纲 • 研究背景 • 实现方案 • 进展与成果

  3. 项目背景 • 生物特征识别技术蓬勃发展 • 指纹、语音、人脸、虹膜、步态等 • 在监控、安防等领域潜力巨大 • 国内研究起步较早，具备一定的产业基础和市场规模 • 人脸识别优点明显 • 界面友好 • 无需配合

  4. 研究背景（续） • 该研究来自企业需求 • 基于PC平台的人脸识别系统非常完善 • 基于DSP平台的人脸识别产品进入市场推广 • 降低成本，减小体积，进入更广阔的应用领域 • 人脸识别的SOC方案或ASIC方案 • 资金投入巨大 • 成功率更加无法保障 • 研究基础不扎实 • FPGA上的人脸识别研究应运而生

  5. 大 纲 • 研究背景 • 研究内容 • 进展与成果

  6. 研究内容 • 人脸检测算法的运算特点分析 • 软、硬件划分 • 算法的实现架构的设计 • 硬件加速模块的设计 • 纯粹硬件方法实现的可行性 • 最终得到SOC方案中的硬件加速模块（IP Core） • 或者纯粹的ASIC设计

  7. 我们的开发步骤 • SOC方案 • FPGA上的纯粹软件方案的实现 • 性能分析 • 人脸检测算法的算法级优化（new architecture） • 架构设计（软、硬件划分） • 硬件加速设计 • ASIC方案 • Video Port(in &out) • Face detection

  8. 开发平台 • Target Board: • Xilinx XUP Virtex-II Pro Development System Rev C • Processor: PPC 405 or MicroBlaze • Processor clock frequency: 300.000000 MHz • Bus clock frequency: 100.000000 MHz • BRAM Memory : 16K+ 16K+ 16K • DDR_SDRAM_32Mx64 Single Rank = 256 MB

  9. 大 纲 • 研究背景 • 研究内容 • 进展与成果

  10. Performance

  11. Strategy • PPC+硬件加速模块 • 基本运算硬化 • 硬化乘加运算 • 开方运算 • 长整型运算 • 第一层强分类器运算硬化

  12. Original Before Algo-opt After Algo-opt

  13. Application • Case1: Integrated in Digital Camera • Case2: Integrated in Mobile Phone • Case3: Intelligent toys • Case4: Other portable device based on arm9/PPC405/PPC440/xcale etc.

  14. New arch for ASIC • New Architecture(very good) • System C level modeling • C Modeling and profiling • VerilogHDL Coding • Video port(IP core) • Video in (BT656) • Video out (VGA) • I2C (simplify)

  15. New Architecture • 缩小图像，而不是放大Haar特征 • 硬件只要实现对于N x N（N为训练图像的大小）的图像的检测 • 同时减少了硬件资源的消耗。

  16. 技术路线总结 • SOC(ASSP) • Powerpc405+coreConnect • ？Not arm926 + amba • Integrate Video Port to PLB Bus • ASIC • A hardware version of the new architecture • no processor

  17. 440EP PPC 405EP PPC405 Core 4KB OCM PPC440 Core FPU 10/100 E-MAC 10/100 E-MAC 10/100 E-MAC 10/100 E-MAC USB 1.1 H and D MAC+PHY USB 2.0 Device MAC SDRAM Controller I/O Interfaces SyncFLASH SPI DDR SDRAM Cntl I/O Interfaces PPC4xx Embedded core and PPC4xx ASSP • PPC405/440 ASSP = PPC405/440 + SoCBus(CCB) + Peripherals

  18. PowerPC Next Gen 45 nm 65 nm 90 nm Fully Synthesizable 45 nm 65 nm 90 nm PowerPC 440 Fully Synthesizable 130 nm 180 nm PowerPC 405 65 nm 2.0 DMIPS/MHz 90 nm 130 nm Fully Synthesizable 180 nm 250 nm 1.5 DMIPS/MHz IBM PowerPC Processor Cores • High-performance hard cores for IBM, Chartered and Samsung • Fully synthesizable cores for flexibility in fab choice and/or design point

  19. Feasibility • ppc405 core is more powerful than arm926 • ppc405 core is cheaper than arm926 • IBM provides design service • Foundry: IBM/ TSMC/ Chartered/ Samsung

  20. DEMO • DEMO（video 5fps） • 6 students 5 months • THANKS • THE END

More Related