310 likes | 465 Views
数字电路 与 逻辑设计. 2004 - 2011. 第四章 组合逻辑电路. 1. 组合逻辑电路概述. 2. 组合逻辑电路分析. 3. 组合逻辑电路设计. 4. 组合逻辑电路的竞争冒险. 5 . 常用的组合逻辑电路. 常用组合逻辑电路. 某些组合逻辑电路具有相对独立的功能,这些电路比较普遍地应用于多种逻辑电路中。 为了方便电路设计,降低产品成本,这些电路被封装为标准化的独立集成电路芯片。 典型的电路 编码器 ■ 译码器 ■ 加法器 数据分配器 ■ 数据 选择器.
E N D
数字电路与逻辑设计 2004 - 2011
第四章 组合逻辑电路 1. 组合逻辑电路概述 2. 组合逻辑电路分析 3. 组合逻辑电路设计 4. 组合逻辑电路的竞争冒险 5. 常用的组合逻辑电路
常用组合逻辑电路 • 某些组合逻辑电路具有相对独立的功能,这些电路比较普遍地应用于多种逻辑电路中。 • 为了方便电路设计,降低产品成本,这些电路被封装为标准化的独立集成电路芯片。 • 典型的电路 • 编码器 ■ 译码器 ■ 加法器 • 数据分配器 ■ 数据选择器
编码器 (实现编码操作的电路) • 数字逻辑电路是二值电路,信号都是以高、低电平的形式给出。 • 编码器的逻辑功能就是把输入的每一个高、低电平信号编成一个对应的二进制代码。 • 常用的编码器分为普通编码器和优先编码器两类。 • 普通编码器任何时刻只允许输入一个编码信号,否则输出将发生混乱。 • 优先编码器允许同时输入两个以上编码信号。在设计优先编码器时已经将所有的输入信号按优先顺序排队,当几个输入信号同时出现时,只对其中优先权最高的一个进行编码。
真值表 输出 输入 Y2 Y1 Y0 I 0 0 0 0 I 0 0 1 1 I 0 1 0 2 I 0 1 1 3 I 1 0 0 4 I 1 0 1 5 I 1 1 0 6 I 1 1 1 7 普通编码器 • 3位8线二进制编码器 任何时刻只允许输入一个编码信号,否则输出将发生混乱。 I 0-7 为信号输入端,当某一输入端信号为1时,其它输入端为0。
普通编码器 (3位8线二进制编码器) 逻辑表达式 逻辑图
芯片功能: 将8条数据线(IN0 — IN7)进行3线二进制优先编码,即对最高位数据线进行译码。 IN0 — IN7 :编码输入端(低电平有效)S:选通输入端(低电平有效)Y0 — Y2:编码输出端(低电平有效)YEX:扩展端(低电平有效)YS:选通输出端(低电平有效) 74LS148 芯片引脚图 优先编码器(3位8线二进制优先编码器) 允许同时输入两个以上编码信号。优先级别高的信号排斥级别低的信号,具有单方面排斥的特性。
优先编码器(3位8线二进制优先编码器) 根据电路逻辑结构,可写出 如下逻辑关系式:
优先编码器(3位8线二进制优先编码器) 上表中的 “×”表示输入信号 “1”、“0”均可。
二 ~ 十进制优先编码器 根据电路逻辑结构,可写出如下逻辑关系式:
二 ~ 十进制优先编码器 代表十进制数数字的输入端低电平有效,优先级依次为 9 - 0 输出结果为反码形式。
译码器(把一种代码转换为另一种代码的电路。)译码器(把一种代码转换为另一种代码的电路。) • 把代码状态的特定含义翻译出来的过程称为译码。 • 实现译码操作的电路称为译码器。 • 译码是编码的反操作。 • 常用的译码器电路: 二进制译码器 二-十进制译码器 显示译码器
二进制译码器 • 设二进制译码器的输入端为n个,则输出端为2n个,且对应于输入代码的每一种状态,2n个输出中只有一个为1(或为0),其余全为0(或为1)。 • 二进制译码器可以译出输入变量的全部状态,故又称为变量译码器。 3线 - 8线 译码器 输入:3位二进制代码 输出:8个互斥的信号
3-8译码器74LS138 组合应用 4-16 译码器
数值比较器 • 用来完成两个二进制数的大小比较的逻辑电路称为数值比较器,简称比较器。
1位数值比较器 设A>B时,L1=1;A<B时,L2=1; A=B时,L3=1。 得1位数值比较器的真值表。
1位数值比较器 逻辑表达式 逻辑图
数据分配器 在数据传送时,根据需要把数据传送到指定的数据通道中,实现此功能的电路,称为数据分配器。 A1 A0 Y0-Y3 0 0 Y0=D 0 1 Y1=D 1 0 Y2=D 1 1 Y3=D
数据选择器 在数据传送时,把多路数据传送到同一数据通道中,实现此功能的电路,称为数据选择器。 A1 A0 Y ----------------- 0 0 D0 0 1 D1 1 0 D2 1 1 D3
数据选择器 74LS151 是常用的数据选择器集成电路芯片,可实现8 – 1 数据选择功能。
数据选择器 D0 - D7:数据输入端 A、B、C:数据输入地址选择控制 G:输入使能端 Y:同相输出端 W:反相输出端
加法器 • 半加器 • 能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。 本位之和 加数 进位值
全加器 • 能对两个1位二进制数进行相加并考虑低位来的进位,即相当于3个1位二进制数相加,求得和及进位的逻辑电路称为全加器。 Ai、Bi:加数, Ci-1:低位来的进位, Si:本位的和, Ci:向高位的进位。