8. 機能的な順序回路

ディジタル回路 8. 機能的な順序回路五島正裕

ディジタル回路 • これまでの内容 • すべての順序回路：状態機械 • 順序回路の簡単化 ⇒ 状態機械の簡単化 • しかし，実際は… • 大規模で複雑な回路に対しては困難： • その状態機械を求める • それを簡単化する機能的な順序回路

ディジタル回路 • 階層化設計 (hierarchical design) • ex) ソフトウェアのサブルーチン • 機能的な順序回路 • 比較的単純 • 頻繁に使われる機能的な順序回路

ディジタル回路 • 機能的な順序回路の例： • レジスタ • カウンタ • シフト・レジスタ • レジスタ・ファイル機能的な順序回路の例

ディジタル回路 レジスタ

ディジタル回路 D D D Q Q Q レジスタ • n-bit レジスタ ≒ • n 個の D-FF Q[0] D[0] Q[1] D[1] Q[n−1] D[n−1] clk

ディジタル回路 D D D Q Q Q レジスタ（ライト・イネーブル付き） • n-bit レジスタ ≒ • n 個の D-FF • Write-Enable：we • 0:　保持 • 1:　書き込み Q[0] D[0] Q[1] D[1] Q[n−1] D[n−1] we clk

ディジタル回路 D D D Q Q Q レジスタ（ライト・イネーブル付き） • n-bit レジスタ ≒ • n 個の D-FF • Write-Enable：we • 0:　保持 • 1:　書き込み • クロック・ゲーティング Q[0] D[0] Q[1] D[1] Q[n−1] D[n−1] we clk

ディジタル回路 D Q クロック・ゲーティング we clk c time 下げるのが遅いと... clk we c 失敗！

ディジタル回路 リセット • フリップ・フロップ • 初期状態（電源投入直後の状態）：不定 (unknown) 1 0 0 1

ディジタル回路 非同期リセット付き D-FF • 非同期リセット (asynchronous reset) • クロックと関係なく（非同期に），出力を 0 に data Q D sync_reset’ clock R R async_reset’ D Q R

ディジタル回路 レジスタ・ファイル

ディジタル回路 レジスタ・ファイル • n-bit×4-word レジスタ・ファイル n-bit レジスタ WD[n−1:0] 4-to-1 セレクタ we 2-to-4 デコーダ we RD[n−1:0] WA[1:0] we RA[1:0] WE we clk

ディジタル回路 カウンタ

ディジタル回路 D D D Q Q Q （バイナリ）カウンタ Cin • 二進数を保存 • 入出力： • キャリー入力：Cin • 1 : インクリメント Q[0] C0 Q[1] 桁上げ(carry) C1 0 1 1 Q[2] 1 0 1 1 +) 1 1 1 0 0 C2 clk

ディジタル回路 • カウンタ： • アップ・カウンタ • ダウン・カウンタ • アップ／ダウン・カウンタ（バイナリ）カウンタ

ディジタル回路 シフト・レジスタ

ディジタル回路 D D D Q Q Q シフト・レジスタ • n-bit レジスタ • 入出力： • Serial-In : SI • Parallel-Out : PO[n−1...0] PO[0] SI PO[1] PO[n−1] clk

ディジタル回路 D D D Q Q Q シフト・レジスタ（並列ロード付き） • n-bit レジスタ • 入出力： • Serial-In : SI • Parallel-Out : PO[n−1...0] • Parallel-In : PI[n−1...0] • Load：l • 0:　シフト • 1:　ロード SI PO[0] PI[0] PO[1] PI[1] PO[n−1] PI[n−1] l clk

ディジタル回路 シフト・レジスタ • 並列―直列，直列―並列変換 (parallel-serial, serial-parallel conversion) SI SI PI PO PI PO SO SO clk clk clock recovery

ディジタル回路 リング・カウンタ • リング・カウンタ • シフト・レジスタの FF のうち， • 1つ：プリセット • 残り：リセット P D Q D Q D Q D Q R R R clk reset’

ディジタル回路 まとめ

ディジタル回路 • 状態機械の簡単化 • 実際には困難 • 機能的な順序回路の例 • レジスタ • カウンタ • シフト・レジスタ今日のまとめ

8. 機能的 な順序回路