Selbsttests

1. Selbsttests Daniel Brintzinger Pleiten Pech und Pannen in der Informatik WS01/02 Pleiten, Pech und Pannen in der Informatik

2. Gliederung • Einführung • Fehlerarten • Selbsttestverfahren und -aufbau • Beispiel: BIST in DRAMs • Fazit Pleiten, Pech und Pannen in der Informatik

3. Einführung Selbsttest „Self-test and Self-diagnostics are integral parts of fault tolerance. They provide the data necessary for isolating faulty components and for deciding on the course of recovery actions.” Pleiten, Pech und Pannen in der Informatik

4. Fehlerarten • Spezifikationsfehler • Designfehler • Synthesefehler • Herstellungsfehler • In-field Fehler Pleiten, Pech und Pannen in der Informatik

5. Schwache Fehler Crosstalk Fehler Fehlerarten Transiente Fehler (Signalleitungen) Pleiten, Pech und Pannen in der Informatik

6. Stuck-at-0/1 Fehler Stuck open und Stuck close Fehler Fehlerarten Permanente Fehler Pleiten, Pech und Pannen in der Informatik

7. Komponenten Fehler Decoder MUX Daten Speicher Daten Übertragung Kontroller Fehler Register Adressen Code MUX Select Register Load / Enable Micro-Operation Fehlerarten Ausprägungen im Prozessoren Pleiten, Pech und Pannen in der Informatik

8. Selbsttestverfahren und -aufbau Verfahren • Redundanz • Input Regenerierung • Codierung ( Parität Bits / Hamming-Gewicht) • Code Prediction • Testmuster • BIST • Selbstestprogramme Pleiten, Pech und Pannen in der Informatik

9. Selbsttestverfahren und -aufbau BIST Auswertung / Kompression Muster-erzeugung Schaltung Pleiten, Pech und Pannen in der Informatik

10. Pseudo Random Test Testvektoren werden reproduzierbar zufällig generiert Problem: Fault Coverage Exhaustive Test Alle möglichen Eingabe-kombinationen bilden die Testvektoren Problem: Aufwand Selbsttestverfahren und -aufbau Strategien Pleiten, Pech und Pannen in der Informatik

11. Selbsttestverfahren und -aufbau Pseudo Random Testing Random Testgeneration General faults Testpatterns vom ROM Random pattern resitant faults Pleiten, Pech und Pannen in der Informatik

12. ALFSR Selbsttestverfahren und -aufbau ( Pseudo ) Random Testvektorerzeugung Pleiten, Pech und Pannen in der Informatik

13. Selbsttestverfahren und -aufbau Exhaustive Test Binär Counter oder Full Cycle ALFSR ZeitverkürzungPseudo Exhaustive Test / Subcircuit Testing Pleiten, Pech und Pannen in der Informatik

14. Selbsttestverfahren und -aufbau Output Response Analysis Speicherbedarf für korrekten In- Output Response Compression Signature Problem: Aliasing Pleiten, Pech und Pannen in der Informatik

15. Selbsttestverfahren und -aufbau BIST Implementierungsstruktur Pleiten, Pech und Pannen in der Informatik

16. Selbsttestverfahren und -aufbau BILBO Kombinierte Funktionalität eines D flip-flops, pattern generator, response compacter und scan chain • B1,B2 = “0,0” = Serial scan mode • B1,B2 = “0,1” = Pattern generator mode • B1,B2 = “1,0” = Normal mode • B1,B2 = “1,1” = MISR mode Pleiten, Pech und Pannen in der Informatik

17. Beispiel: BIST in DRAMs Motivation • Sinkende RAMpreise • Steigende Komplexität • Bis zu $ 10 Prüfkosten für große Chips Verlagerung der Tests in den Chip aus ökonomischen Gründen. Pleiten, Pech und Pannen in der Informatik

18. March Test Jede Zelle wird nacheinander getestet Adressenfehler Neighborhood Pattern Sensitive Tests: Jede Zelle wird in Relation zu 5 – 9 benachbarten Zellen getestet Übergangsfehler Beispiel: BIST in DRAMs Deterministische Testarten Pleiten, Pech und Pannen in der Informatik

19. Beispiel: BIST in DRAMs BISR • Zeilen, Reihen und Zellen können als defekt markiert werden, je nach Fehlerart. • Abspeichern defekter Sektoren ist speicherintensiv • Speichern der Faults mittels Funktion Pleiten, Pech und Pannen in der Informatik

20. Fazit Probleme bei Selbsttests • Fehler in Prüfkomponenten • Geschwindkeit des Tests • Beinträchtigung der Systemleistung • Gegenmaßnahme in separatem Subsystem ( Overhead ) Ergänzung zu Fertigungstests Pleiten, Pech und Pannen in der Informatik