7.1 分立元件门电路

1 / 53

# 7.1 分立元件门电路 - PowerPoint PPT Presentation

I am the owner, or an agent authorized to act on behalf of the owner, of the copyrighted work described.

## PowerPoint Slideshow about '7.1 分立元件门电路' - ojal

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.

- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript

7.1分立元件门电路

7.2TTL 门电路

7.3CMOS 门电路

7.4组合逻辑电路的分析

7.5加法器

7.6编码器

7.7译码器和数字显示

7.8半导体存储器和可编程逻辑器件

7.9应用举例

(a)

(b)

一类称为模拟信号，它是指时间上和数值上的变化都是连续平滑的信号，如图(a)中的正弦信号，处理模拟信号的电路叫做模拟电路。

一类称为数字信号，它

7.1分立元件门电路

7.1.1 门电路的基本概念

7.1.2 二极管与门电路

+12 V

R

uY = 0.3V

DA

A

DC 截止。

Y

DB

B

DC

C

uY = 0.3 V

Y = 0

uA，uB，uC 中任意一个或两个为 0，Y = 0

+12V

R

DA

A

DB

Y

B

DC

C

+12 V

R

uY= 0.3V

DA

DA、DB、DC 都导通

A

uY = 0.3 V

DB

Y

B

Y = 0

DC

C

uY = 3.3 V

DA、DB、DC 都导通

uY = 3.3 V，Y = 1

+12 V

R

DA

A

A

&

Y

B

DB

Y

C

B

DC

C

A

B

C

Y

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

0

0

1

1

1

0

1

1

A

1

&

Y

B

C

7.1.3 二极管或门电路

DA

A

DB

B

uY = 2.7 V

DC

uY = 3 – 0.3 = 2.7 V

DB 、DC 截止，

Y = 1

C

Y

R

–12 V

uA，uB，uC 中任意一个或两个为 1，Y = 1

DA

A

DB

B

DC

C

Y

R

–12 V

DA

A

DB

B

uY= – 0.3V

uY = 2.7 V

DC

C

Y

R

–12 V

DA、DB 、DC 都导通

DA、DB、DC 都导通

uY = – 0.3 V，Y = 0

uY = 2.7 V，Y = 1

DA

A

DB

B

DC

C

Y

R

–12 V

A

≥1

Y

B

C

A

B

C

Y

0

0

0

1

0

0

1

0

1

0

1

0

0

0

0

0

0

1

1

1

1

1

1

1

1

1

1

1

1

1

1

1

A

>1

Y

B

C

7.1.4 晶体管非门电路

+UCC

uY = 0.3 V，Y = 0。

RC

uY = 0.3V

Rk

Y

A

T

RB

–UBB

1

A

Y

A

Y

0

1

0

1

+UCC

uY = UCC

uY = UCC，Y = 1

RC

Rk

A

Y

T

RB

–UBB

+5 V

R1

B1

A

C1

B

C

7.2TTL 门电路

7.2.1 TTL与非门电路

+5 V

R4

R2

R1

T3

T1

T2

T4

A

B

C

Y

T5

R3

R5

T1 等效电路

+5 V

R1

B1

A

C1

B

C

1. 输入不全为1

+5 V

R2

UB1= 1V

R4

R1

T1

T3

A

B

C

T2

T4

uY = 3.6 V

Y

T5

R3

RL

R5

T3、T4 导通，

T2 、T5 截止，

Y = 1

uY = 5 – ube3 – ube4 – uR2

= 5 – 0.7 – 0.7 = 3.6 V

+Ucc

+5 V

R1

R1

B1

A

T1

C1

B

C

2. 输入全为 1

+5 V

R2

R1

R4

UB1= 2.1V

UC2= 1V

uY = 0.3V

T1

T3

A

B

C

T2

T4

T5

Y

R3

R5

UC2 = UCE2 + UBE5 = 0.3 + 0.7 = 1 V，使 T3 导通，T4 截止。

A

&

Y

B

C

TTL 与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。

+UC

14 13 12 11 10 9 8

74LS00 组件含有

&

&

74LS00

&

&

1 2 3 4 5 6 7

E = 1 时，二极管D 截止，

Y = AB，同 TTL 与非门。

7.2.2 三态输出与非门电路

+5 V

R4

R2

R1

UB1= 1 V

D

UB3= 1 V

T1

T3

E

T2

T4

A

B

T5

Y

R3

R5

E = 0 时， UB1 = 1 V， T2 、T5截止；二极管 D 导通，使 UB3 = 1 V。T3、T4 截止，输出端开路(高阻状态)。

A

B

&

Y

E

&

&

&

&

A B

A B

A B

A B

E

E

E

E

E 为控制端且高电平有效，即 E = 1 时，同 TTL 与非门，Y = AB；E = 0 时，输出端为高阻状态。

7.3CMOS 门电路

+UDD

P 沟道

7.3.1 CMOS 非门电路

G

S

当 A 为高电平时，T1 导通、T2 截止，输出 Y 为低电平。

T2

Y

D

A

当 A 为低电平时，T2 导通、T1 截止，输出 Y 为高电平。

T1

G

S

N 沟道

7.3.2 CMOS 与非门电路

+UDD

T4与 T3 并联，

T1与 T2 串联；

T4

T3

T1与 T2 同时导通，T4 与 T3 同时截止；输出 Y 为低电平。

Y

T2

B

T1

A

7.3.3 CMOS 或非门电路

A

T4

B

T3

Y

T2

T1

7.4组合逻辑电路的分析

7.4.1 逻辑代数

1. 逻辑代数运算法则

A

B

C

Y

0

0

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1

1

0

1

1

1

1

2. 逻辑函数的表示方法

(1)逻辑状态表

(2)逻辑式

(1)常采用与—或表达式的形式；

(2)在状态表中选出使函数值为 1

(3)变量值为 1 的写成原变量，为

0 的写成反变量，得到其值

(4)将这些乘积项加起来(逻辑或)

A

&

B

C

1

1

Y

&

>1

(3)逻辑图

3. 逻辑函数的化简

[例 1]应用逻辑代数运算法则化简下列逻辑式：

[解]

7.4.2 组合逻辑电路的分析

(2)对逻辑函数表达式化简或变换；

(3)根据最简表达式列出状态表；

(4)由状态表确定逻辑电路的功能。

&

&

&

&

=1

A

B

Y

A

B

A B Y

0 0 0

0 1 1

1 0 1

1 1 0

[例 2]分析下图逻辑电路的功能。

Y

A

B

=1

S

&

C

A B C

S

0 0 0

0

1

0 1 0

A

0 1

1 0

S

1 1

1 0

C

CO

B

7.5加法器

7.5.1 半加器

A、B 为两个加数；

C 为向高位的进位；

S 为半加和。

C = AB

S

Ai

Bi

Ai

Bi

Ci-1

Si

Ci

0

0

0

0

Ai

0

1

0

0

Si

AiBi

1

0

Bi

0

0

0

0

0

0

Si

0

1

1

1

1

1

1

1

Ci-1

Ci

CI

CO

Ci

1

0

0

Ci-1

1

1

0

0

1

1

1

SCi-1

0

1

1

1

1

1

>

1

7.5.2 全加器

“全加”，实现全加操作的电路叫做全加器。

Ci-1：来自低位的进位

Ci ：向高位的进位

A1

A0

S1

S0

B1

B0

C1

CO

CI

CI

CO

[例 1]用两个全加器组成一个逻辑电路以实现两个二位二进制数的加法运算。

1

0

0

1

1

1

0

1

7.6编码器

13.6.1二—十进制编码器

1. 二进制代码的位数

Y1

Y0

Y3

Y2

0 0 0 0 0

（I0）

1 0 0 0 1

（I1）

2 0 0 1 0

（I2）

3 0 0 1 1

（I3）

4 0 1 0 0

（I4）

5 0 1 0 1

（I5）

6 0 1 1 0

（I6）

（I7）

7 0 1 1 1

（I8）

8 1 0 0 0

（I9）

9 1 0 0 1

2. 列编码表

8421 编码是在四位二进制代码的十六种状态中，取出前十种状态，表示 0 ~ 9 十个数，后六个状态去掉。

8421 编码表

（I0）

（I1）

（I2）

Y1

Y0

Y3

Y2

（I3）

（I4）

0 0 0 0 0

（I5）

1 0 0 0 1

（I6）

2 0 0 1 0

（I7）

3 0 0 1 1

（I8）

4 0 1 0 0

（I9）

5 0 1 0 1

6 0 1 1 0

7 0 1 1 1

8 1 0 0 0

9 1 0 0 1

3. 由编码表写出逻辑式

4. 由逻辑式画出逻辑图

+ 5 V

1 k  10

0

Y3

&

1

Y2

&

1

Y1

&

1

&

Y0

S0

S1

S2

S3

S4

S5

S6

S7

S8

S9

0 1 2 3 4 5 6 7 8 9

7.6.2优先编码器

7.7译码器和数字显示

7.7.1二进制译码器

4 线 — 16 线译码器等。

A B C

0 0 0

0 1 1 1 1 1 1 1

0 0 1

1 0 1 1 1 1 1 1

0 1 0

1 1 0 1 1 1 1 1

0 1 1

1 1 1 0 1 1 1 1

1 0 0

1 1 1 1 0 1 1 1

1 0 1

1 1 1 1 1 0 1 1

1 1 0

1 1 1 1 1 1 0 1

1 1 1 1 1 1 1 0

1 1 1

ABC = 000 时，

1. 译码器的状态表

2. 译码器逻辑式

&

&

&

1

S3

S1

S2

>

1

3. 译码器逻辑图

... ...

A

B

C

1

1

1

A

B

C

S3 S2 S1 为三个使能输入端，

3. 译码器逻辑图

0、0、1，

7.7.2二—十进制显示译码器

1. 半导体数码管

a b c d e f g

1. 半导体数码管

a b c d e f g

f g

a b

+

+

+

+

+

a

f

b

g

+

e

c

d

e d

c •

LT ：试灯输入端，当BI = 0，LT = 0 时，数码管显示8。

BI：灭灯输入端，当它等于零时，数码管各段均熄灭。

RBI：灭零输入端，当BI = 1，LT = 1，RBI = 0，只有当A3  A0 均为零，数码管各段均熄灭。用来消除无效 0。

2. 七段显示译码器

74LS247 七段字形显示译码器的状态表

A3 A2 A1 A0

0 0 0 0

0 0 0 0 0 0 1

0 0 0 1

10 01 1 1 1

…..

0 0 0 0 0 0 0

1 0 0 0

1 0 0 1

0 0 010 0 0

74LS247 与数码管的连接

+5 V

R

a

b

c

d

e

f

g

A3

A2

A1

A0

A3

A2

A1

A0

74LS247

D3

D2

D0

D1

7.8半导体存储器和可编程逻辑器件

7.8.1只读存储器的基本结构和工作原理

A0

A1

4 字 × 4 位的 ROM

7.8.2可编程只读存储器

1

1

1

>1

7.8.3可编程逻辑阵列

×

×

×

×

×

×

×

×

×

Y

Y = AB + BC + CA

1

> 1

7.8.4可编程阵列逻辑

1

×

×

×

×

Y

1

1

1

1

1

1

1

1

1

1

1

1

>1

7.9应用举例

+12 V

DL

7.9.1故障报警器

T2

×

×

×

×

HL

1 k

+12 V

~220 V

1

1

1

1

A

D

KA

KA

B

0

1

C

M

1

T1

1 k

0

D

7.9.2电子锁

[例1]下图所示是一个密码锁控制电路。开锁条件：

(1)要拨对密码； (2)将开锁开关 S 闭合。

+5 V

S

R

Y1

A

&

B

1

&

1

Y2

C

1

&

D

&

&

&

&

&

G2

G3

G1

G5

G4

D

C

+6 V

B

A

U

+12 V

DL

T2

+12 V

7.9.3水位检测电路

D

KA

KA

T1