beschleunigung virtueller privater netze durch netzwerkprozessoren n.
Download
Skip this Video
Loading SlideShow in 5 Seconds..
Beschleunigung Virtueller Privater Netze durch Netzwerkprozessoren PowerPoint Presentation
Download Presentation
Beschleunigung Virtueller Privater Netze durch Netzwerkprozessoren

Loading in 2 Seconds...

play fullscreen
1 / 14

Beschleunigung Virtueller Privater Netze durch Netzwerkprozessoren - PowerPoint PPT Presentation


  • 89 Views
  • Uploaded on

Beschleunigung Virtueller Privater Netze durch Netzwerkprozessoren. CeBIT 2003 Hannover, 18. März 2003. Stephan Groß <gross@rn.inf.tu-dresden.de> Ralf Lehmann <lehmann@rn.inf.tu-dresden.de> Technische Universität Dresden Fakultät Informatik, Institut für Systemarchitektur Lehrstuhl Rechnernetze

loader
I am the owner, or an agent authorized to act on behalf of the owner, of the copyrighted work described.
capcha
Download Presentation

PowerPoint Slideshow about 'Beschleunigung Virtueller Privater Netze durch Netzwerkprozessoren' - nyx


An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript
beschleunigung virtueller privater netze durch netzwerkprozessoren
Beschleunigung Virtueller Privater Netze durch Netzwerkprozessoren

CeBIT 2003Hannover, 18. März 2003

Stephan Groß <gross@rn.inf.tu-dresden.de>Ralf Lehmann <lehmann@rn.inf.tu-dresden.de>

Technische Universität DresdenFakultät Informatik, Institut für SystemarchitekturLehrstuhl Rechnernetze

D-01062 Dresden, Germany

forschungsschwerpunkte
Forschungsschwerpunkte
  • High Speed Networking und Multimedia
    • Flexible Kommunikationsplattformen für neue Rechnernetztechnologien
    • Hardwarebeschleunigung von Internetprotokollen
  • Middleware und Ubiquitous Computing
  • Teleteaching and Teleworking
inhalt
Inhalt
  • Motivation
  • Stand der Technik
  • Probleme
  • Unsere Lösung
    • Methodik
    • Die Intel IXP Netzwerkprozessorfamilie
    • Aktueller Stand der Arbeiten
  • Ergebnisse
motivation
Motivation

Ungeschützte Datenübertragung im Internet

  • Verlust der Vertraulichkeit
  • Verlust der Datenintegrität
  • Verlust Nutzerintegrität
probleme
Probleme
  • Schlechte VPN Performance mit reinen Softwarelösungen
  • Hohe Kosten spezieller Hardware-Lösungen
  • Fehlende Flexibilität reiner Hardware-Lösungen bei Anpassungen an neue Algorithmen und Techniken

NetzwerkperformanceHigh-End Linux

unsere l sung
Unsere Lösung

Netzwerkprozessorbasierte IPSec-Realisierung für VPN-Gateways

  • Zentrale Komponenten
    • Intel IXP Netzwerkprozessor
    • Embedded Linux
    • IPSec-Implementierung
  • Ziele
    • Unterstützung für MD5, SHA-1, 3DES, AES
    • Flexibel zu erweitern (z.B. IPv6)
    • Hochperformant und skalierbar bis 10 Gbit/s
    • Kosteneffektives Design
methodik
Methodik
  • Analyse der Linux IPSec Implementierung
  • Extrahierung des Datenpfades
  • Portierung auf den IXP 1200 C Dialekt
  • Optimierung der kryptographischen Algorithmen
  • Integration in Linux IPSec Implementierung
die intel ixp netzwerkprozessorfamilie

Host CPU (optional)

PCI MAC device

PCI Bus 66Mhz

32

IXP1200

SDRAM

up to 256MB

PCI Bus Unit

StrongARM Core

166Mhz

64

83Mhz

SDRAM

Unit

SRAM

up to 8MB

83Mhz

32

166Mhz

Microengine 1

SRAM

Unit

look ups

Microengine 2

FlashROM

up to 8MB

Microengine 3

Microengine 4

FIFO bus Interface

(FBI) Unit

Microengine 5

Microengine 6

Memory Mapped

I/O Device

(ex MAC Control)

FIFO Bus 66Mhz

64

10/100MB

Ethernet MACs

Die Intel IXP Netzwerkprozessorfamilie
die intel ixp netzwerkprozessorfamilie2
Die Intel IXP Netzwerkprozessorfamilie

Intel IXP2400 – Ausblick

  • 8 Threads / 8 Micro Engines @ 600 MHz
  • Lokaler Speicher 2560 Bytes
    • z.B. für S-Boxen moderner Verschlüsselungsalgorithmen
    • Ermöglicht die Implementierung von AES
status der arbeiten
Analyse der Linux IPSec Implementierung

Extrahierung des Datenpfades

Portierung auf den IXP 1200 C Dialekt

Optimierung der kryptographischen Algorithmen

Integration in Linux IPSec Implementierung

 OK

Status der Arbeiten

 OK

Begonnen, AES und MD5

Begonnen, AES und MD5

Steht noch aus

ergebnisse
MD5

Gute Performance

Single thread: 118 Mbit/s (MD5Transform)

Vergleich: Pentium III, 1GHz: 250 Mbit/s

Hohe Lokalität der Daten

IXP1200 gut geeignet

Ausblick:

weitere Optimierungen sollten Performance verbessern

AES

Erste Versuche problematisch

IXP1200 ungeeignet

Gründe:

Implementierung geht nicht genügend auf Besonderheiten der IXP-Architektur ein

Geringe Lokalität der Daten verursacht hohe Kosten bei Speicherzugriffen

Ausblick: IXP2400

Ergebnisse
vielen dank f r ihre aufmerksamkeit
Vielen Dank für Ihre Aufmerksamkeit

Fragen?

Besuchen Sie unsin Halle 11,Stand D27 – S3