400 likes | 547 Views
嵌入式计算平台. 陈天洲. 计算平台. 综合平台 CPU I/O 设备 存储器. 1 、 CPU 总线. 传统计算机: CPU -内存总线, I/O 总线 嵌入式系统: CPU ,存储器加上设备. 总线. 是连接 I/O 设备、 CPU 、存储器各子系统间的共享通信线路 最大优点: 价格低、通用性、灵活性好 最大缺点: 通信瓶颈(带宽) 商用系统: I/O 频繁 科学系统: I/O 速度要与处理机速度相匹配. 总线类型. 传输方向 单向
E N D
嵌入式计算平台 陈天洲
计算平台 • 综合平台 • CPU • I/O设备 • 存储器
1、CPU总线 • 传统计算机:CPU-内存总线,I/O总线 • 嵌入式系统:CPU,存储器加上设备
总线 是连接I/O设备、CPU、存储器各子系统间的共享通信线路 最大优点: 价格低、通用性、灵活性好 最大缺点: 通信瓶颈(带宽) 商用系统: I/O 频繁 科学系统:I/O速度要与处理机速度相匹配
总线类型 • 传输方向 单向 双向(半双工、全双工) • 用法 专用 :流量高、无争用现象、控制简单; 总线数目多,时间利用率低,难小型化。 非专用:共享性。 造价低、模块性强,易扩充 会出现争用现象、对失效敏感。
非专用总线的多种连接方式: 单总线--可靠性差 简化和统一的接口, 多重总线 总线流量与总线长度有矛盾 多组非专用总线 CPU-Memory总线: 短、快 I/O总线: 长,各设备有不同的数据宽度、延 时、和带宽。使用总线标准。 远距离通讯总线(集线器) 纵横开关矩阵(每行每列最多只有一个开关接通)
通讯方式 • 同步通讯:两部件由定宽、定距的时标同步。 • 传输速率高,受总线长度影响小。但有同步误差。 • 提高可靠性的方法:目的部件作回答。 • 异步通讯:单向控制 --(源 / 目的) • 双向控制 -- 互锁/ 非互锁
总线标准 • ESIA总线: IBM-PC的ISA发展而来,32, 33M • SCSI总线: 来源于数组多路通道 • PCI总线: • IPI总线:
异步总线协议 • 四周期基本协议 • 1、设备1上升Req • 2、当设备2就绪,上升ACK • 3、数据传输完毕时,设备2下降Req • 4、设备1下降ACK
总线 • 地址线 • 数据线 • 控制线 • Req • ACK • DataRdy • Read/Write • Etc.
提高CPU总线利用率 • 突发传输 • 一次Addr • 多个数据 • 非连接传输 • 请求与响应分开
DMA DMA控制器在CPU启动I/O 操作后,直接在设备与存储器间传递数据。 传送完毕再向CPU发中断请求。通过周期挪用方式占用总线。
DMA控制器 • 寄存器 • 起始地址寄存器 • 长度寄存器 • 状态寄存器 • 控制电路 • 控制器基本工作原理
多总线方式 • CPU,高速设备:高速总线 • 低速设备:低速总线 • 总线之间:总线桥 • 桥: • 传输指令 • 协议翻译
ARM的AMBA总线 • AMBA总线宽度有32位、64位和128位多种定义。 • AMBA的AHB连接高性能和高时钟频率的系统模块,同时具有多主机、脉冲传输和分段处理的功能。
高级高性能总线AHB • AHB的作用是允许在主从器件之间传输数据。 • AHB主器件 • 可以向从器件传输数据 • 向其提供外部地址空间中的地址以接收从器件的数据 • AHB从器件 • 在选中后,提供或接收主器件的数据。 • 从器件可以延迟数据传输过程或返回错误代码。 • AHB主器件的实例为ARM处理器,或其它有DMA(直接存储访问)功能的外设,如以太网MAC或USB主机/器件控制器。
主要的AHB信号 • HCLK 总线参考时钟HADDR 地址(由AHB主器件发出)HWRITE 传输方向:读/写(由AHB主器件发出)HREADY 传输完成响应(由AHB从器件发出)HWDATA 写入数据总线(从AHB主器件至AHB从器件)HRDATA 读取数据总线(从AHB从器件至AHB主器件)
(AHB)控制信号和状态信号 • HRESP 传输状态(由AHB从器件发出)HBURST 脉冲模式(由AHB主器件发出)HTRANS 传输状态(由AHB主器件发出)HSIZE 脉冲长度(由AHB主器件发出)HPROT 保护类型(由AHB主器件发出)
AHB外设可能立即发送/接收数据,或通过发出HREADY信号插入等待状态。从器件也通过HRESP信号返回传输状态,这些状态可能如下AHB外设可能立即发送/接收数据,或通过发出HREADY信号插入等待状态。从器件也通过HRESP信号返回传输状态,这些状态可能如下 • OKAY(成功): 传输成功-成功完成信号传输的缺省响应。ERROR(错误):不成功的传输-表示出现了异常中断,例如访问一个不存在的内存地址。RETRY(重试):从器件无法立即实现操作,主器件应在稍后重试。 • SPLIT(等待):从器件将要求列队等待-从器件将在可以提供或接收数据时发出通知,可用于中断多个传输(脉冲)。 • 重试和等待的主要区别在于,重试表明从器件仍未就绪;主器件可在任意时刻重发命令。而等待包含的协议较为复杂,它就绪后将通过这一协议通知判优器。等待处理对从器件逻辑的要求较为复杂,并非必备的从器件功能。
AHB主器件判优信号 • HREQ 总线要求(由AHB主器件发出)HGNT 总线指派(由AHB判优器发出)HLOCK 总线锁定(由AHB主器件发出)HMASTER 指定目前工作的主器件(由AHB判优器发出)HMASTLOCK 主器件执行锁定传输(由AHB判优器发出)
AHB-Lite,定义了一种没有多主总线功能的纯AHB接口子集AHB-Lite,定义了一种没有多主总线功能的纯AHB接口子集
AHB和AHB-Lite之间的关键差别 • 不论是主模块还是从模块,后者都可以通过各种互连策略链接,在芯片设计中获得最大带宽
高级外设总线(APB) • AMBA的APB用于连接速度较慢的系统模式和带宽较低的外设,将功耗降至最低,并减小接口的复杂性。所有的总线信号都与时钟有关,可以使用时钟频率较低的总线(低于AHB)。 • AHB主器件不直接与APB外设相连,而是通过APB桥进行通信。如下图
主要的APB信号 • PCLK 外部时钟,可以是HCLK的乘积,由APB桥控制PADDR 外设地址PWRITE 外设传输方向 (读/写)PSELx 外设选中,与HSEL相似PWDATA 写入数据总线(写入外设)PRDATA 读取数据总线(从外设中读取)PENABLE 外设数据起动
AMBA例子 • Excalibur是Altera公司的系列嵌入式处理器可编程逻辑解决方案 • 单个Excalibur器件上包含了单端口RAM和双端口RAM、30万门的标准单元区域、嵌入式处理器IP内核和一百万门的APEX 20KE PLD,片上的晶体管总数达到了8千多万 • IP包括基于ARM的嵌入式处理器、基于MIPS的嵌入式处理器或其它任何商用嵌入式处理器
总线可以分成三层。 • 最上二层完全包含在带内,而其它两条总线用于在系统的可编程部分集成用户IP。 • 在嵌入式ARM器件内的所有总线的宽度都为32位 • 如图
SHARC总线 • 两个接口 • 外部存储接口 • 主机接口 • DMA • 内存,外存,设备之间传输数据
外存接口 • 外部数据总线宽度16bit-48bit • DM总线与IO处理器可以访问整个外部地址空间 • PM总线24bit • 外存分为4个区 • 接口信号(略)
主机接口 • 将SHARC连接到标准微处理器总线上 • 主机将DSP功能移交给SHARC • 接口信号(略)
SHARC DMA • 10个通道 • 外部端口DMA通道,链接端口DMA通道:双向 • 串口DMA:单向 • 每个DMA通道一个中断
2、存储设备 • 存储器容量 • 带宽
随机存储器RAM • SRAM • DRAM
只读存储器ROM • 掩模编程ROM • 现场可编程ROM • 紫外线可编程ROM • 快速可编程ROM • 闪存
3、IO设备 • 1)定时器与计数器 • 2)A/D和D/A转换器 • 3)键盘 • 4)发光二极管 • 5)显示器 • 6)触摸屏