Download
1 / 33
330 likes | 687 Views
EMI 测定相关说明. 前言. 针对 EMI(Electromagnetic Interference) 电磁干扰做说明. 一 .EMI 介绍. 电磁干扰 (EMI) 指电路板发出的杂散能量或外部进入电路板的杂散能量，它包括： 传导型 ( 低频 )EMI 、 辐射型 ( 高频 )EMI 、 ESD( 静电放电 ) 或 雷电引起的 EMI 。传导型和辐射型 EMI 具有 差模 和 共模 表现形式。 . 二 .EMI 来源.
E N D
前言 针对EMI(Electromagnetic Interference)电磁干扰做说明
一.EMI介绍 • 电磁干扰(EMI)指电路板发出的杂散能量或外部进入电路板的杂散能量，它包括：传导型(低频)EMI、辐射型(高频)EMI、ESD(静电放电)或雷电引起的EMI。传导型和辐射型EMI具有差模和共模表现形式。
二.EMI来源 • 数位积体电路从逻辑高到逻辑低之间转换或者从逻辑低到逻辑高之间转换过程中，输出端产生的方波信号频率并不是导致EMI的唯一频率成分。该方波中包含频率范围宽广的正弦谐波分量，这些正弦谐波分量构成工程师所关心的EMI频率成分。最高EMI频率也称为EMI发射频宽，它是信号上升时间而不是信号频率的函数。
计算EMI发射频宽的公式： • F=0.35/Tr， • 其中：F是频率，单位是GHz；Tr是单位为ns(纳秒)的信号上升时间或者下降时间。 • 从上述公式中不难看出，如果电路的开关频率为50MHz，而采用的积体电路晶片的上升时间是1ns，那么该电路的最高EMI发射频率将达到350MHz，远远大于该电路的开关频率。 • IC的输出在逻辑高到逻辑低或者逻辑低到逻辑高之间变换时，这些信号电压和信号电流就会产生电场和磁场，而这些电场和磁场的最高频率就是发射频宽。 • 信号源位于PCB板的IC内部，而负载位于其它的IC内部，这些IC可能在PCB上，也可能不在该PCB上。为了有效地控制EMI，不仅需要关注IC晶片自身的电容和电感，同样需要重视PCB上存在的电容和电感。 • 当信号电压与信号回路之间的耦合不紧密时，电路的电容就会减小，因而对电场的抑制作用就会减弱，从而使EMI增大；如果电流同返回路径之间耦合不佳，势必加大回路上的电感，从而增强了磁场，最终导致EMI增加。换句话说，对电场控制不佳通常也会导致磁场抑制不佳。
电压的瞬变公式： • V=Ldi/dt， • 其中：L是电流传输路径上电感的值；di表示信号上升时间间隔内电流的变化；dt表示电流的传输时间(信号的上升时间)。 • 由于IC管脚以及内部电路都是电源汇流排的一部份，而且吸纳电流和输出信号的上升时间也在一定程度上取决于IC的制程技术，因此选择合适的IC就可以在很大程度上控制上述公式中提到的所有三个要素。
三.国际测试标准CNS13438资讯产品测试简介 • 一般测试条件 ： 在测试场地中必须能区别待测设备所产生的干扰与场地本身的环境杂讯，这方面可以在待测设备不动作之下，量测环境的杂讯，以决定场地适用性。其须符合： a.环境的杂讯至少比干扰信号源及环境杂讯的合成位准低6dB以上。 b.而且环境的杂讯比规定限制值低4.8dB以上。
待测设备的配置 若在标准中未规定，则待测设备必须依正常使用的情形来配置、安装、排列及操作；在待测设备的各型介面埠中，至少各接一个介面电缆，介面负载或介面周边设备；且在实际量测场合中，每条电缆需要以实际使用的设备终端起来。
待测设备的操作 待测设备必须在额定的工作电压和设计的特定负载条件下操作，在可能的情况下，必须使用真实的负载。
显示器单元的操作： 假如待测设备包含显示器或显示单元，则须使用下操作规定： 1.将对比控制设定在最大位置。 2.将辉度的控制设定在最大位置，如果在设定最大辉度之前，图像就已消失，此时要将辉度设定在图像消失的情况下。 3.对彩色的显示器来说，要用黑底白字来代表所有的色彩。 4.假如可显示含反白的影像时，则要选择较差的情况。 5.设定每行文字的字树与大小，使得萤幕上可显示最多的字数。 6.具有图形功能的显示器，必须使用一个可以将所有H字型作卷动的图形来显示，对于仅能显示文字的显示器，必须用一个含有各种文字的式样来显示，假如前面两种都不适用，则使用特定的显示模式。 合乎上述的操作规则后，待测设备还须操作在产生最大辐射量的操作模式。
四.敦吉测试环境3米标准电波暗室介绍 • 米电波暗室规格
敦吉科技使用EMI32之测试软体 • EMI测试之自动化操作程式，其中不只包含了测试部份的功能，还加上测试资料存档，编辑等等的附加功能，甚且可自动将测试数据转换为自订的测试报告档.而一些诸如场地校正测试及测试周边如天线，导线及讯号扩大机等等的参数值亦可用此系统校正出精确的数值。
H-WIN • EMI测试用之待测物全载动作之驱动程式,使待测物之各介面均启动以便达到产生最大EMI干扰的效果。
自动化测试及控制系统 • AEC400 EMI测试用天线升降机-控制器控制其动作，天线极性可转动，不需人工调整，方便测试垂直及水平极性。
转盘-正反转皆不受360度限制，可作连续动作，方便测试不需来回转动，不会影响到测试的方便性。桌高80公分。转盘-正反转皆不受360度限制，可作连续动作，方便测试不需来回转动，不会影响到测试的方便性。桌高80公分。
控制器AEC500-连接电脑配合自动测试控制程式，可做全自动测试，自动操作之程序可由使用者自订。控制器AEC500-连接电脑配合自动测试控制程式，可做全自动测试，自动操作之程序可由使用者自订。 • 频谱分析仪HP8590L-接收到之频率由频谱于MONITOR上即时秀出，分析仪之频率范围由9KHz-1.8GHz。
测试标准 注：不同标准代表不同之测试项目。
测试规格 • 依据CISPR22 (资讯类产品的电磁波干扰检测)，CLASS B 3米之规格，30-230MHz之Limit 值40dBuV，230-1000MHz之Limit值为47dBuV。可参考下面电磁干扰相关规格表。 电磁干扰各国相关规格表
五.其他EMI相关DATA • 板级设计控制EMI相关 • 在处理各种形式的EMI时，必须具体问题具体分析。对于ESD和雷电引起的EMI，必须利用EMI抑制器件在ESD和雷电进入系统之前予以消除，防止由此导致的系统工作异常或损坏。对传导型或低频EMI，不论是接收还是发送，都要在电源线上和电路板输入/输出口的传输线路上采取滤波措施。辐射型EMI的抑制有3种基本形式：电子滤波、机械屏蔽和干扰源抑制。在所有EMI形式中，辐射型EMI最难控制，因为辐射型EMI的频率范围为30MHz到几个GHz，在这个频率段上，能量的波长很短，电路板上即使非常短的布线都能成为发射天线。此外，在这个频段电路的电感增大，可能导致噪声增加。EMI较高时,电路容易丧失正常的功能。 • 尽管辐射型EMI的控制和屏蔽可以藉由机械屏蔽技术、电子滤波或干扰源抑制，且电子滤波和机械屏蔽技术对EMI抑制很有效，在实践中也很常用，但这两种方法通常是控制辐射型EMI的第二道防线。由于需要附加器件和增加粘着时间，电子滤波技术成本较高。另外，用户常常打开设备的屏蔽门，或取下背板以方便内部器件或PC板的维护，所以，机械屏蔽技术常常形同虚设。 • 因此，控制EMI的主要途径是减少辐射源的能量并且控制电路板上电压电流产生的电磁场的大小。大部份电路都粘着在电路板范围内，因此藉由对电路板级的精心设计可以控制电感、电容、瞬态电压和电流路径，从而控制电磁场的大小。
发射频率带宽 • 在EMI频率范围内，人们关心的不仅是信号的时钟频率，还包括信号的高阶谐波。高阶谐波频率的振幅由器件输出信号的上升时间和下降时间决定。信号的上升沿和下降沿变化得越快，信号频率越高，EMI就越大。任何电路，如果把上升时间为5ns的器件换成上升时间为2.5ns的器件，EMI会提高约4倍。如果不考虑时钟频率，若电路信号的上升或下降时间窄到11ns，则将产生0到30MHz范围内的各种谐波，因而产生很强的EMI辐射。
PCB寄生参数 • PCB上的每一条布线及其返回路径可以用三个基本模型来描述，即电阻、电容和电感。在EMI和阻抗控制中，电容和电感的作用很大。 • 当两个不同电压的导电层由绝缘材料分隔时，两个导电层之间就会产生电容。在电路板上，一条布线及其所有相邻的布线或导电层之间，藉由它们之间的绝缘区域形成电容。 • 导线及其回路(地线或接地层)之间形成的电容数值最大。记住，Vcc电源层(如5V)，对于交流信号来说与接地层等效。通常为了抑制信号电场的辐射，有必要保证布线及其回路之间电容的数值较高，当布线加宽或与回路之间的距离变近时，电容数值就会升高。 • 电感是电路板导体储存周围磁能的元件。磁场是由流过导体的电流产生或感生，磁能阻碍电流的变化。藉由电感的信号频率越高，电感的阻抗就越大，因此，当输出信号的上升和下降沿谐波频率落在EMI辐射频带范围之内时(上升时间为11ns或更快)，降低PCB上导体的电感值就很重要。 • 电感的数值表示它储存导体周围磁场的能力，如果磁场减弱，感抗就会减小。磁场的大小部份取决于导体的截面积(厚度和长度)。当导体变宽、变厚或变短时，磁场就会减弱，电感就会降低。 • 更重要的是，磁场的大小是由导线及其电流回路构成的闭环面积的函数。如果把导线与其回路靠近，两者产生的磁场就会相互抵消，这是因为二者磁场大小大致相等，极性相反。在很狭窄的空间内，信号路径及其回路周围的磁场大部份对消掉了，因而电感很低。
阻抗 • 导线和回路之间的阻抗以及一对电源回路之间的阻抗，是导线及其回路或电源回路之间电感和电容的函数， • 阻抗Zo=L/C的平方根。 • 从EMI控制的角度来说，希望电路的阻抗较低。当电容较大，电感较小时，只要使导线和其回路间保持紧密耦合(紧密布局)，就能满足要求；当电容减小时，阻抗增大，电场屏蔽能力减弱，EMI增大；当电感增加时，阻抗增大，磁场屏蔽能力减弱，EMI也会增大。
电流路径 • 每个电路都存在一个闭环回路，当电流从一个器件流入另一个器件，在导线上就会产生大小相同的回流，从而构成闭合回路。在PCB上，当信号流过导线，如果信号频率低(最多几百Hz)，回路电流就会沿着阻抗最小的路径，通常是最短且/或最宽的路径，流回到发送信号的器件。一旦信号频率超过几百kHz(但还在低频范围内)，回流信号就会与信号源发送的信号产生电场和磁场的耦合作用。 • 这就要求回路应会尽可能靠近始发信号路径。在频率较高时，当一条导线直接在接地层上布置时，即使存在更短的回路，回路电流也要直接从始发信号路径下的布线层流回信号源。在高频情况下，回路电流要沿着具有最小阻抗的路径返回信号源，即电感最小和电容最大的路径。这种靠大电容耦合抑制电场，靠小电感耦合抑制磁场来维持低电抗的方法称为自屏蔽。根据每条导线的回路布线，就能实现自屏蔽。
器件位置、布局和布线 • 器件布局一直按照功能和器件类型来对零配件进行分组，例如，对既存在模拟电路，又存在数位器件的电路板，还可将器件按工作电压、频率进行分组布局；对给定的产品系列或电源电压时，可按功能对器件进行分组。 • 器件分组布局完毕后，必须根据零配件组电源电压的差别，将电源层布置在各器件组的下方。如果有多层地，那么就必须把数位地层紧贴数位电源层，模拟地紧贴模拟电源层，模拟地和数位地要有一个共地点。通常，电路中存在A/D或D/A器件，这些转换器件同时由模拟和数位电源供电，因此要将转换器放置在模拟电源和数位电源之间。 • 如果数位地和模拟地是分开的，它们将在转换器汇合。当电路板按照器件系列和电源电压分组时，组内信号的传送不能跨越另外的器件组，如果信号跨过界限，就不能与其回流路径紧密耦合，这样会增大电路的环路面积，从而使电感增加，电容减小，进而导致共模和差模EMI的增加。电路板设计过程中要避免出现各种隔离带。虽然相距很近的一排通孔并不违反设计规则，但是，在电源层和地层上过多的通孔有时相当于开出一条隔离带，要避免在该区域内布线，例如，当一个3ns的信号回路如果偏离其信号源路径0.40英寸，则过冲/欠冲和感生串扰会大增，足以使电路工作出现异常，并同时增加差模和共模EMI。 • 解决EMI问题的办法很多，现代的EMI抑制方法包括：利用EMI抑制涂层、选用合适的EMI抑制零配件和EMI仿真设计等。
电磁屏蔽 • 从信号走线来看，好的分层策略应该是把所有的信号走线放在一层或若干层，这些层紧挨着电源层或接地层。对于电源，好的分层策略应该是电源层与接地层相邻，且电源层与接地层的距离尽可能小，这就是我们所讲的“分层”策略
PCB堆迭 • 4层板 • 4层板设计存在若干潜在问题。首先，传统的厚度为62mil的四层板，即使信号层在外层，电源和接地层在内层，电源层与接地层的间距仍然过大。 • 如果成本要求是第一位的，可以考虑以下两种传统4层板的替代方案。这两个方案都能改善EMI抑制的性能，但只适用于板上元件密度足够低和元件周围有足够面积(放置所要求的电源覆铜层)的场合。 • 第一种为首选方案，PCB的外层均为地层，中间两层均为信号/电源层。
6层板 如果4层板上的元件密度比较大，则最好采用6层板。但是，6层板设计中某些迭层方案对电磁场的屏蔽作用不够好，对电源汇流排瞬态信号的降低作用甚微。下面讨论两个实例。 • 第一例将电源和地分别放在第2和第5层，由于电源覆铜阻抗高，对控制共模EMI辐射非常不利。不过，从信号的阻抗控制观点来看，这一方法却是非常正确的。 • 第二例将电源和地分别放在第3和第4层，这一设计解决了电源覆铜阻抗问题，由于第1层和第6层的电磁屏蔽性能差，差模EMI增加了。如果两个外层上的信号线数量最少，走线长度很短(短于信号最高谐波波长的1/20)，则这种设计可以解决差模EMI问题。将外层上的无元件和无走线区域铺铜填充并将覆铜区接地(每1/20波长为间隔)，则对差模EMI的抑制特别好。如前所述，要将铺铜区与内部接地层多点相联。 • 通用高性能6层板设计一般将第1和第6层布为地层，第3和第4层走电源和地。 • 另一种6层板布局为信号、地、信号、电源、地、信号，这可实现高级信号完整性设计所需要的环境。信号层与接地层相邻，电源层和接地层配对。
10层板 • 由于多层板之间的绝缘隔离层非常薄，所以10或12层的电路板层与层之间的阻抗非常低，只要分层和堆迭不出问题，完全可望得到优异的信号完整性。要按62mil厚度加工制造12层板，困难比较多，能够加工12层板的制造商也不多。 • 由于信号层和回路层之间总是隔有绝缘层，在10层板设计中分配中间6层来走信号线的方案并非最佳。另外，让信号层与回路层相邻很重要，即板布局为信号、地、信号、信号、电源、地、信号、信号、地、信号。
多电源层的设计 • 如果同一电压源的两个电源层需要输出大电流，则电路板应布成两组电源层和接地层。在这种情况下，每对电源层和接地层之间都放置了绝缘层。这样就得到我们期望的等分电流的两对阻抗相等的电源汇流排。如果电源层的堆迭造成阻抗不相等，则分流就不均匀，瞬态电压将大得多，并且EMI会急剧增加。 • 如果电路板上存在多个数值不同的电源电压，则相应地需要多个电源层，要牢记为不同的电源创建各自配对的电源层和接地层。在上述两种情况下，确定配对电源层和接地层在电路板的位置时，切记制造商对平衡结构的要求。
总结 • 电路板设计中厚度、过孔制程和电路板的层数不是解决问题的关键，优良的分层堆迭是保证电源汇流排的旁路和去耦、使电源层或接地层上的瞬态电压最小并将信号和电源的电磁场屏蔽起来的关键。理想情况下，信号走线层与其回路接地层之间应该有一个绝缘隔离层，配对的层间距(或一对以上)应该越小越好。根据这些基本概念和原则，才能设计出总能达到设计要求的电路板。现有的系统级EMI控制技术包括：1. 将电路封闭在一个Faraday盒中(注意包含电路的机械封装应该密封)来实现EMI屏蔽；2. 在电路板或者系统的I/O埠上采取滤波和衰减技术来实现EMI控制；3. 实现电路的电场和磁场的严格屏蔽，或者在电路板上采取适当的设计技术严格控制PCB走线和电路板层(自屏蔽)的电容和电感，从而改善EMI性能。
藉由仔细考察积体电路晶片的封装、引线结构类型、输出驱动器的设计方法以及去耦电容的设计方法，可以得出有益的设计规则，在电路设计中要注意选择和使用符合以下特征的电子零组件： • 外形尺寸非常小的SMT或者BGA封装； • 晶片内部的PCB是具有电源层和接地层的多层PCB设计； • IC硅基晶片直接粘接在内部的小PCB上(没有绑定线)； • 电源和地成对并列相邻出现(避免电源和地出现在晶片的边角位置，如74系列逻辑电路)； • 多个电源和地管脚成对配置； • 信号返回管脚(比如地脚)与信号管脚之间均匀分布； • 类似于时钟这样的关键信号配置专门的信号返回管脚； • 采用可能的最低驱动电压(Vcc)，如相对于5V来说可以采用3.3V的驱动电压，或者使用低电压差分逻辑(LVDS)； • 在IC封装内部使用了高频去耦电容； • 在硅基晶片上或者是IC封转内部对输入和输出信号实施终端匹配； • 输出信号的斜率受控制。 • 总之，选择IC器件的一个最基本的规则是只要能够满足设计系统的时序要求就应该选择具有最长上升时间的零组件。一旦设计工程师做出最终的决定，但是仍然不能确定同一制程技术不同厂商生产的器件电磁干扰的情况，可以选择不同厂商生产的器件做一些测试。将有疑问的IC晶片粘着到一个专门设计的测试电路板上，启动时钟执行和高速数据作业。藉由连接到频谱分析仪或宽频示波器上的近场磁环路探针可以容易地测试电路板的电磁发射。
