1 / 28

集成电路版图基础 —— 电阻版图设计

集成电路版图基础 —— 电阻版图设计. 王智鹏. 电阻的版图设计. 1. 电阻的计算. R =ρL/ dW=(ρ/d)L/W. 2 、方块电阻. 薄层导体的电阻 R 与 L/W 成正比，当 L=W 时，有 R=ρ/d 。 定义比例系数 ρ/d 为方块电阻 ( 用 R □ 表示 ) ，单位为欧姆。. R □ 表示一个正方形材料的薄层电阻 , 它与正方形边长的大小无关 , 只与半导体的掺杂水平和掺杂区的结深（即材料厚度）有关。. R □ = ρ/d R= R □ L/W. 3 、电阻版图. （ 1 ）基本电阻版图.

morey
Download Presentation

集成电路版图基础 —— 电阻版图设计

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 集成电路版图基础——电阻版图设计 王智鹏

  2. 电阻的版图设计 1. 电阻的计算 R =ρL/ dW=(ρ/d)L/W

  3. 2、方块电阻 薄层导体的电阻R 与L/W成正比，当L=W时，有R=ρ/d。 定义比例系数ρ/d 为方块电阻(用R□表示)，单位为欧姆。

  4. R□表示一个正方形材料的薄层电阻,它与正方形边长的大小无关, 只与半导体的掺杂水平和掺杂区的结深（即材料厚度）有关。 R□=ρ/d R= R□L/W

  5. 3、电阻版图 （1）基本电阻版图 注意：根据工艺要求不同，电阻的长度为 两引线孔之间的材料长度或电阻器件体区长度

  6. （2）折弯型电阻版图 注意，拐角处方块数只计算1/2

  7. 外角没有电子流过，电阻误差较大

  8. 4、电阻误差 • 引起电阻误差的主要因素有： • 接触电阻与接触区误差 • 扩展电阻 • 体区误差 • 头区误差

  9. （1）接触电阻 • 以多晶硅电阻为例，电阻材料与外界相连的金属接触材料同样有电阻

  10. 如果引线孔接触区随电阻宽度而加倍， 接触电阻将减半。 尽量多做引线孔

  11. （2）扩展电阻 • 电子经引线孔进入电阻后，并非直线流动，而是逐渐扩展开。导致实际流经的路径增长，方块数增多。 体区越宽， 扩展电阻越大

  12. 某些工艺允许金属和引线孔延伸到多晶硅之外，可解决扩展电阻的问题

  13. 某些工艺要求引线孔必须是尺寸一定的正方形，或者只能处于多晶硅范围内

  14. 采用狗骨型电阻，使引线孔宽度与中间电阻材料宽度相等采用狗骨型电阻，使引线孔宽度与中间电阻材料宽度相等

  15. 体区 接 触 孔 接 触 孔 头区 头区 接 触 孔 （3）接触区误差、体区误差、头区误差 • 这三种误差均由工艺加工时接触孔与体区的尺寸误差导致

  16. 5、阱电阻和有源区电阻 阱是轻掺杂区，电阻率很高，可作大电阻，但精度不高。 阱电阻两端要重掺杂做接触孔 有源区可以做电阻和沟道电阻(在两层掺杂区之间的中间掺杂层，例如npn中的p型区)。

  17. 上述两种电阻要考虑衬底的电位，将P型衬底接最低电位，N型衬底接最高电位，使电阻区和衬底形成的PN结反偏。例如，P+电阻做在N阱内，除电阻两端有接触孔外，阱内要增加接最高电位的接触孔。上述两种电阻要考虑衬底的电位，将P型衬底接最低电位，N型衬底接最高电位，使电阻区和衬底形成的PN结反偏。例如，P+电阻做在N阱内，除电阻两端有接触孔外，阱内要增加接最高电位的接触孔。

  18. MOS管做有源电阻 对MOS管适当的连接，使其工作在一定的状态，利用它的直流导通电阻和交流电阻作电阻。优点是占用面积非常小。 在模拟集成电路中，把MOS管的栅极和漏极相连形成非线性电阻。

  19. 电阻版图设计技巧 • 保持体区最小宽度，只改变体区长度而改变电阻值 • 大电阻体区过长，使用多条小值电阻串联 • 一个模块中用于串联、并联成大电阻的小值电阻尺寸相同

  20. 7.2.2 MOS集成电路中的电容器 MOS集成电路中的电容器几乎都是平板电容器。平板电容器的电容表示式： C = εoεoxWL/tox 式中W和L是平板电容器的宽度和长度，二者的乘积即为电容器的面积。 WL=Ctox/εoεox MOS集成电路中常用的电容： (1)双层多晶硅组成电容器 双层多晶工艺使用的方法：多晶硅2作电容的上电极板，多晶硅1作电容的下电极板，栅氧化层作介质。 (2)多晶硅和扩散区（或注入区）组成电容器 单层多晶工艺使用的方法。淀积多晶硅前先掺杂下电极板区域，再生长栅氧化层和淀积作上电极的多晶硅。 多晶硅和扩散区组成的电容器

  21. (3)金属和多晶硅组成电容器 多晶硅作电容器下电极板、金属作上电极板构成的MOS电容器。 7.2.3 集成电路中的二极管 在PN结的P区和N区分别加上电极就构成了二极管。 P型衬底上N区和P区构成二极管，图(a)。 做在N阱内的二极管，n+环围绕p+接触，图(b)。 做在P型衬底上的二极管,中央为N型区,四周被P+环包围，图(c)。 (a)P型衬底上的二极管 (b)做在N阱内的二极管 (c)做在P型衬底上的二极管

  22. 7.3 CMOS集成电路的静电放电保护电路 常采用二极管和电阻组成静电放电保护电路 如图(a)；版图如图(b)。

  23. 另一种静电放电保护电路如图(a)，栅源连接的MOS管等效于二极管，如图(b)；图(c)P管和N管的版图都利用漏和衬底所形成的二极管，漏区面积很大，可以流过较大的电流。 另一种静电放电保护电路如图(a)，栅源连接的MOS管等效于二极管，如图(b)；图(c)P管和N管的版图都利用漏和衬底所形成的二极管，漏区面积很大，可以流过较大的电流。 (b) 等效电路 (c) 版图

  24. 7.4 压焊块的版图设计 为了使内引线与管芯相连，在芯片的四周放置大的压焊块(pad)，将它们与电路中相应的结点连接。 芯片上的键合压焊块 压焊块的结构：①由最上层金属构成；②由最上面的两层金属构成，金属层之间由四周的通孔相连接，如图所示。 键合压焊块结构

  25. 防止压焊过程中的穿通。有时在压焊块的金属层下面还增加N阱和多晶等层，防止压焊中的穿通。实例如下图（用于除GND之外的电极，GND压焊块没有多晶硅和NWELL层）。 压焊块实例

  26. 7.5电源和地线的设计 7.5.1 电源和地线在外围的分布框架 两种决定芯片面积大小的类型: (1)管芯限制型——内部电路面积大，压焊块很少； (2)压焊块限制型——内部电路的面积不大，压焊块数特别多。 在管芯限制型布局中，压焊块的一种分布框架如图所示。外圈金属线是Vss（地线）；内圈金属线为电源Vdd，输入和输出管脚位于它们之间。 芯片版图端口分布框架

  27. 7.5.2 电源和地线在内部的分布 1.电流密度和金属线宽度 金属线能安全承受的电流称为承受电流常数(Ib)。用Ib可确定承受电流(I)的金属线宽度(W)：I=W×Ib 内部单元用较小金属线宽度，较大单元的金属线要相应加宽，电源和地线的压焊块用最大宽度的金属导线。 2.电源和地线采用叉指结构 内部电路中的电源和地线布局采用叉指型结构。 (a)合并前 (b)合并后 (c) Vdd和Vss采用叉指结构 合并共同的地线

More Related