1 / 22

第五章 DSP 片内外设

第五章 DSP 片内外设. 主要内容. 通用输入输出. 定时器. 时钟产生逻辑. 中断系统. 主机接口. DSP 最小系统的设计. 1 、通用输入输出. 跳转控制输入脚 BIO. 监测外部接口器件的状态. 可作为中断信号的一种替代不会导致程序被打断. XC 指令是在流水线的译码阶段检测 BIO 状态. 其它的条件指令 ( 如 BC 、 CC 和 RC 等 ) 是在流 水线的读阶段检测 BIO 状态. 1 、通用输入输出. 外部标志输出脚 XF. XF 的状态由状态寄存器 ST1 中的 XF 位置 控制.

moira
Download Presentation

第五章 DSP 片内外设

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第五章 DSP片内外设

  2. 主要内容 • 通用输入输出 • 定时器 • 时钟产生逻辑 • 中断系统 • 主机接口 • DSP最小系统的设计

  3. 1、通用输入输出 • 跳转控制输入脚 BIO • 监测外部接口器件的状态 • 可作为中断信号的一种替代不会导致程序被打断 • XC指令是在流水线的译码阶段检测BIO状态 • 其它的条件指令(如BC、CC和RC等)是在流 水线的读阶段检测BIO状态

  4. 1、通用输入输出 • 外部标志输出脚 XF • XF的状态由状态寄存器ST1中的XF位置控制 • 复位时XF管脚输出高电平 • SSBX和RSBX指令取指与XF生效的时间关系

  5. 2、定时器 • 定时器软件可编程，通过TIM、PRD、TCR设置 • 定时器的寄存器地址（TMS320C5402） • 定时控制寄存器TCR 15-12 11 10 9-6 5 4 3-0 保留 Soft Free PSC TRB TSS TDDR

  6. 2、定时器（续） • 定时器的结构框图

  7. 2、定时器（续） • 定时中断速率计算公式 tc(C)是CPU时钟CLKOUT的周期 • 定时器初始化 • 将TCR中的TSS置1，停止定时器工作 • 设定PRD的数值 • 设定TDDR的数值，并且启动定时器：将TSS清0和将TRB置1

  8. 3、时钟产生逻辑 • 两种时钟源 • 选用外接晶振 外接晶振与DSP的X1和X2/CLKIN引脚连接 通过CLKMD引脚选择使用内部振荡电路 • 直接使用外部时钟 从X2/CLKIN直接接入 • 结构 • 内部振荡电路 • 锁相环(PLL)电路 • 参考时钟源

  9. PLL的状态设置 • 硬件设置方法(复位后时钟工作模式)(TMS320C5402)

  10. PLL的状态设置（续） • 软件设置方法 • PLL模式：输入时钟经过了倍频处理，获得原来的0.25至15倍间的一个频率。 • DIV模式：输入时钟2分频或4分频，此时包括PLL在内的模拟电路全部关闭以降低功耗。 • CLKMD字段 2 15-12 11 10-3 1 0 PLLCOUNT PLLON/OFF PLLSTATUS PLLMUL PLLDIV PLLNDIV

  11. PLL系数

  12. PLLCOUNT • 针对PLL模式下，在频率锁定的过程中PLL不能给DSP提供稳定时钟。 • 使用PLLCOUNT将PLL延迟一段时间后再输出时钟。 PLLCOUNT计算公式： • PLLCOUNT最大锁定时间为255×16个输入时钟周期 • 由DIV(分频)模式切换到PLL模式时，启动PLLCOUNT。 在锁定过程中，时钟发生器仍然工作在DIV模式。 • 从PLL模式切换到DIV模式时，不需要PLLCOUNT延时。

  13. 查询方式确定模式切换 STM ＃0b,CLKMD TstStatus: LDM CLKMD,A AND #01b,A BC TstStatus,ANEQ STM #0b,CLKMD

  14. 6、电源、复位和时钟电路的设计 • DSP系统电源设计 • 核心电压 • 电压稳定性 • 静态电流

  15. 专用的电源芯片TPS73HD3xx • 封装管脚图

  16. 专用的电源芯片TPS73HD318的使用

  17. RS为低后4个时钟周期，PS、MSTRB和IAQ输出为高 • RS为低后5个周期，R/W输出为高，数据总线进入高 阻态，地址总线输出00FF80h • DSP系统的复位 • 有效复位电平 • 复位脉冲宽度 • DSP系统复位步骤 • 系统进入复位状态

  18. TMS320C54x复位时序

  19. 复位信号的产生 • 由RC电路产生 复位时间和电阻、电容之间的关系为 :

  20. 由专用芯片产生复位和监控信号(UCC3946 )

  21. 由专用芯片产生复位和监控信号(UCC3946 )（续） • 复位门限VRESET • 复位周期TRP • 看门狗周期TWP

  22. DSP系统的时钟电路 由外部晶振和内部锁相环产生系统时钟 由外部振荡器直接产生时钟信号作为DSP的输入

More Related