tlv320aic10 n.
Download
Skip this Video
Loading SlideShow in 5 Seconds..
TLV320AIC10 介绍 PowerPoint Presentation
Download Presentation
TLV320AIC10 介绍

Loading in 2 Seconds...

play fullscreen
1 / 23

TLV320AIC10 介绍 - PowerPoint PPT Presentation


  • 151 Views
  • Uploaded on

TLV320AIC10 介绍. 功能简介. ∑-Δ 型重采样高分辨率 D/A 和 A/D 转换器 ADC 、 DAC 各有一 16bit 同步串行输入输出 多种数据传输模式 寄存器编程控制工作方式 与 DSP 的通信功能. A/D 、 D/A 数字串口. 电源. 模拟输入. 时钟信号. 模拟输出. 控制信号. 地. 引脚排列及其功能. 按功能大体分为以下几部分: 1.ADC 通道部分 模拟输入 —— 多路模拟输入可供选择 差分输入 INP 、 INM 与辅助差分输入 AURXCP 、 AURXM 、 AURXFP

loader
I am the owner, or an agent authorized to act on behalf of the owner, of the copyrighted work described.
capcha
Download Presentation

PowerPoint Slideshow about 'TLV320AIC10 介绍' - melora


An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript
slide2

功能简介

∑-Δ型重采样高分辨率D/A和A/D转换器

ADC、DAC各有一16bit同步串行输入输出

多种数据传输模式

寄存器编程控制工作方式

与DSP的通信功能

slide3

A/D、D/A数字串口

电源

模拟输入

时钟信号

模拟输出

控制信号

slide4
引脚排列及其功能

按功能大体分为以下几部分:

1.ADC通道部分

模拟输入——多路模拟输入可供选择

差分输入INP、INM与辅助差分输入AURXCP、AURXM、AURXFP

本模块为单端输入(由INP脚)

数字输出DOUT:输出ADC的数字数据和寄存器数据,当FS为低电平时,

在SCLK的上升沿开始输出数据;未被激活时处于高阻态。

2.ADC通道部分

数字输入DIN:接收DAC的输入数据或外部DSP的寄存器数据,当FS为低电平

时,在SCLK的下降沿锁存数据;未被激活时处于高阻态。

模拟输出:多路输出,差分输出OUTP、OUTM及辅助输出DTXOP、DTXOM

本模块为单端输出(由OUTP脚单端驱动)

3.电源与地

AVDD与AVss、DVDD与DVss。

slide5
引脚排列及其功能

4.时钟资源

主时钟MCLK:MCLK产生电路的内部时钟;

移位时钟脉冲SCLK(I/O):在帧同步期间,SCLK信号将串行数据移入DIN或

移出DOUT脚,主片的SCLK信号由内部产生,为

输出;从片的 SCLK为输入,由外部产生。

(主/从由M/S引脚的高低选择)

帧同步信号FS(I/O):FS表示发送或接收数据已经就绪, FS由高变低时,DIN

开始接收比特流,DOUT开始发送数据,并在传输数据

期间保持低电平;主片的FS由内部产生;从片的FS由外

部产生;

帧同步延迟信号FSD(O) : 从片的FS信号即由主片的FSD信号输入,与主FS

信号具有相同的持续时间,使从片与主片同步,

若不用需加上拉电阻。

slide6
引脚排列及其功能

5.控制信号

直接配置串口DCSI:用于对内部控制寄存器直接编程,不用时接高电平。

串行口帧同步模式选择M1M0:用来配合选择串口的帧同步模式,本模块中

M1M0=00,工作在模式0下(后文详述);

从通信硬件请求FC:本模块中该脚接地,表示不使用;

事件监控输入脚ALTIN:本模块中该脚接地,表示不使用;

6.其他

主/从选择M/S: =1时主模式(主片),M/S =0时从模式(从片);

复位端RESET:将所有的内部寄存器初始化为默认值,串行口设置为默认状

态,级联时所有的复位脚必须连接在一起。

掉电端PWRDWN:降为低电平时,芯片转到掉电模式(power-down mode),

变回高电平后重新开始全电源工作(full-power operation)。

本模块中该脚接高电平,一般工作在全电源模式下,但芯片

也可通过软件掉电;

FILT:需接0.1uF电容供内部滤波器使用。

slide7
ADC通道时序

1.采样频率:可通过寄存器编程设置

采样频率由主时钟按下面式子得出:

如:设置转换速率为8KHz,则 =256×N×8000,N值由控制寄存器

R2定义,其最大值为为32。

2.相关名词:

主通信(Primary communication)与从通信(Secondary communication) :

区分主通信和次通信是因为A/D、D/A转换数据和控制数据是在同一个串行口传

输。主通信专门用作传输转换数据;而从通信是用来设置或读出寄存器的值,

是指控制和配置数据信号传入DIN,以及从DOUT读出寄存器数据的过程。

主通信每次转换周期都发生,而从通信必须通过硬件或软件发出请求才能发

生。因此,采样周期(Sampling Period)是以相邻两个主FS信号之间的时间来

定义的。(详见时序图)

主模式(Master)与从模式(Slave):见下图

slide8
芯片的主/从模式是由M/S脚来决定:

主模式下(M/S=1),TLV320AIC10产生帧同步信号FS给DSP;

从模式下(M/S=0),帧同步信号FS由外部主芯片产生即(FSD信号)

slide9
ADC通道时序

3.ADC时序:

模拟输入信号经PGA放大后加入到ADC,ADC将采样时刻的信号值按二

进制补码的形式按16位字输出,16位(或15位)字,在SCLK的每个上升

沿送出一位,经过16个SCLK周期,每次主通信区间送出一个字,在FS期

间里从串口DOUT移出;

在从通信区间,寄存器的数据可以被读出,如果未选择寄存器读出,从

通信期间,16位全部被清“0” 。

slide10

ADC主通信时序

注:A..M/S位用来表示D15位来自主器件或从器件(主: M/S=1,从:M/S=0)

主通信期间DOUT脚数据格式:

  • 16bit格式:16位数据全部为ADC数据(D15~D0)
  • (15+1)bit格式:15位ADC数据(D15~D1)+M/S位D0

控制寄存器R3的D0位决定DOU的数据格式,默认为(15+1)bit格式

slide11
注:A.从通信中,如果读出位被置位,M/S(D15)位表示所传寄存器数据(地址和注:A.从通信中,如果读出位被置位,M/S(D15)位表示所传寄存器数据(地址和

内容)来自主片或从片;反之除M/S位外,数据为全0。(主: M/S=1, 从: M/S=0)

B. FS(主)和FS(从)之间的 SCLK数目为128(级联片数<5)或256(级联片数>4)。

C.每个数据采样周期的SCLK数目为256(级联片数<5)或者512(级联片数>4)。

128/256

256/512

ADC主通信与次通信时序

slide12
DAC通道时序
  • 主通信区间,DIN从主机接收16位的串行数据字,在帧同步区间在SCLK的下降沿依次移入串行口DIN,每个SCLK信号移一位,每个主通信区间移一个字。DAC将数据转换成一系列脉冲串输出到内部的低通滤波器重建信号,最终模拟信号经PGA的放大后驱动负载。
  • 从通信期间,控制和配置数据(其中包含寄存器地址)通过DIN输入,来写或读寄存器;如果要求读控制寄存器,其内容(D7-D0)在从通信期间从DOUT被送出。
slide13
注:A. D0=0表示没有从通信请求

DAC主通信时序

主通信期间DIN脚数据格式:

  • 16bit格式:16位数据全部为DAC数据(D15~D0)
  • (15+1)bit格式:15位DAC数据(D15~D1)+从通信请求位D0

控制寄存器R1的D0位决定DIN的数据格式,默认为(15+1)bit格式

slide14
注:A. 当DAC使用16位模式时,要进行从通信必须通过FC脚置高电平来请求。

B. D0=1表示有从通信请求

C. FS(主)和FS(从)之间的 SCLK数目为128或256(与级联片数有关)。

D. 每个数据采样周期的SCLK数目为256或512 (与级联片数有关) 。

128/256

256/512

DAC主通信与次通信时序

slide15
时钟资源
  • 主时钟MCLK

主时钟由外部输入,用来获得内部时钟,并通过÷N寄存器获得FS。

  • 移位时钟SCLK
    • 主模式下(M/S=1),SCLK由内部产生,并输出至从片;
    • 从模式下(M/S=0),SCLK由主片的SCLK脚从外部输入。
  • 帧同步脉冲FS
    • 主模式下(M/S=1),FS由内部产生,并输出(但不是输出至从片);
    • 从模式下(M/S=0),FS由主片的FSD信号从外部输入。

无论主或从模式,同一片内的FS与SCLK总有以下关系:

slide16
时钟资源
  • 帧同步延迟信号FSD:用于级联

图示4个TLV320AIC10的级联中,DSP从主片接收FS脉冲,主片的FSD输出到第一个从片,第一个从片的FSD输出到第二个从片……每片的FSD输出为下一个的FS输出。FSD较FS延迟32个SCLK。

slide18
时钟资源

FS的模式根据M1M0的组合有四种,本模块的M1M0=00,工作在模式

0,模式0的时序如下:

  • FS占1bit宽,每次传输数据最高位MSB之前一个SCLK周期保持1
  • FS下降沿开始传输数据,传输期间保持低电平
  • SCLK的下降沿数据稳定
slide19
串行通信
  • 串行主通信——传输转换数据
  • 串行从通信——读/写寄存器

从通信仅在被请求后才发生,从通信期间可以进行寄存器的读出或写入。

从通信请求:

  • 硬件请求:FC脚加高电平,本模块的FC脚接地,故无硬件请求;
  • 软件请求:DIN脚为15+1bit格式下,置D0=1;若DIN脚为16bit格式,则只能通过FC脚硬件请求。

注:如果DIN脚格式为16bit,而且硬件请求又被禁止,无法通过从通信来进行寄

存器的读写,这种情况下可以使用直接配置模式通过DCSI脚对寄存器编程。

slide20
寄存器的读/写

先在主通信期间请求从通信,再在从通信期间进行读/写

1.寄存器读出

比如,要想读出芯片3的控制寄存器R1的内容,通过下述操作实现:

• 主通信区间通过置D0=1或FC高电平,请求从通信。

•从通信期间(FS)以如下格式通过DIN送入数据:

• 然后在同一帧期间,数据从DOUT读出,最后8位即寄存器R1的数据:

slide21
寄存器的读/写

2.寄存器写入

要对控制寄存器R1编程,必须通过DIN进行下列操作

• 主通信区间通过软件或硬件方式,请求从通信。

•从通信期间(FS)以如下格式在通过DIN送入数据:

•下面即是DOUT输出的数据(片地址+全0,无实际意义):

slide22
连续数据传输模式与直接配置模式
  • 连续数据传输模式(Continuous Data Transfer Mode):

仅在FS工作在模式0下(M1M0=00),并且芯片为单个芯片,工作在主模式,设

置控制寄存器R3的D5=0时才有效。

特点:16位的转换数据连续不间断的逐比特传输;此时不允许从通信请求,要对

内部寄存器编程只能通过直接配置模式的DCSI脚进行。

  • 直接配置模式(Direct Configuration Mode):DCSI脚正常为高电平,通过改脚进行寄存器编程:
slide23
连续数据传输模式与直接配置模式
  • 以低电平为起始位(SB)——D15=0;
  • 传输16位数据结束后回到高电平;
  • DCSI脚需上拉电阻进行三态输入;
  • 输入数据的格式如下: