1 / 29

BAB VI Rangkaian Logika Sekuensial

BAB VI Rangkaian Logika Sekuensial. Nama : Narsi Tamamilang NPM : 065110373. A. Definisi Rangkaian Sekuensial.

mala
Download Presentation

BAB VI Rangkaian Logika Sekuensial

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. BAB VIRangkaianLogikaSekuensial Nama : Narsi Tamamilang NPM : 065110373

  2. A. DefinisiRangkaianSekuensial Rangkaianlogikasekuensialadalahrangkaianlogika yang keadaanoutputnyadipengaruhioleh input dankondisirangkaiansaatitu. Bentukdasardarisekuensialadalah flip-flop. Beberapajenis flip-flop yaitu : flip-flop R-S, flip-flop D, flip-flop J-K, dan flip-flop T.

  3. B. Rangkaian-RangkaianSekuensial • Flip-Flop R-S • Flip-flop R-S merupakanjenis flip-flop yang paling sederhanadanmerupakandasardarirangkaian flip-flop. Simbol logika untuk flip-flop R-S diperlihatkan pada Gambar 6.1

  4. Tabel 6.1 merupakan tabel kebenaran flip-flop R-S yang memperjelas operasi kerjanya. Bila masukan S dan R kedua-duanya 0,maka semua keluaran menjadi logika 1.

  5. Gambar 6.2 menunjukan gerbang NAND yang membentuk flip-flop R-S, gerbang NAND ini beroperasi menurut tabel kebenaran 6.1 Gambar 6.2 Rangkaian Flip-Flop R-S dari gerbang NAND

  6. Gambar 6.3 memperlihatkan bentuk gelombang masukan (R,S) dan bentuk gelombang keluaran (Q, Q) untuk flip-flop R-S.

  7. 2. Flip-Flop R-S Berdetak (clock) Simbol logika untuk Flip-Flop R-S clock diperlihatkan pada Gambar 6.4. Flip-Flop tersebut seperti Flip-Flop R-S, namun Flip-Flop R-S clock mempuntai masukan ekstra yang diberi label CLK (clock) untuk detak.

  8. Gambar 6.5 memperlihatkan operasi flip-flop R-S clock. Flip-Flop tersebut berada pada mde menganggur atau tetap selama pulsa clock 1. Gambar 6.5 Diagram bentuk gelombang Flip-Flop R-S clock

  9. Tabel 6.2 menunjukan Tabel kebenaran untuk flip-flop R-S yang berdetak.

  10. Gambar 6.6 memperlihatkan diagram rangkaian dari Flip-Flop R-S yang berdetak Gambar 6.6 Rangkaian flip-flop R-S clock dari gerbang NAND

  11. 3. Flip-Flop D Simbol logika untuk flip-flop D diperlihatkan pada Gambar 6.7. Flip-flop D hanya mempunyai satu masukan data (D) dan satu masukan clock (clk). Flip-flop D jugaseringdisebutsebagai flip-flop tunda. Kata “tunda” menggambarkanapa yang terjadipada data, atauinformasipadamasukan D.

  12. Tabel kebenaran yang disederhanakan untuk flip-flop D diperlihatakan pada Gambar 6.3

  13. Flip-flop D dapat dibentuk dari flip-flop R-S clock denga menambahkan satu pembalik, seperti diperlihatkan pada Gambar 6.8

  14. Gambar 6.9 memperlihatkan flip-flop D komersial khusus.Duamasukanekstra PS (preset) dan CLR (clear) telahditambahkan flip-flop D padagambar 6.9. masukan PS mengesetkeluaran Q menjadi 1 biladibukaolehsuatulogika 0. masukan CLR menclearkankeluaran Q menjadi 0 biladibukaolehlogika 0. msukan PS dan CLR akanmenolakmasukan D dan CLK. Gambar 6.9 Simbol Logika Flip-flop D komersial

  15. Tabel kebenaran untuk flip-flop D TTL 7474 komersial ditunjukan pada tabel 6.4. Masukanasinkron (PS dan CLR) padatigabarispertamamenolakmasukansinkron. Masukansinkron (D dan CLK) tidakrelevanseperti yang diperlihatkanoleh “X” padatabel. Dengankeduamasukanasinkrontidakdibuka (PS = 1 dan CLR=1), flip-flop D dapatdisetdandiresetmenggunakanmasukan D dan CLK. Duabaristerakhirdaritabelmenggunakansatupulsa clock untukmemindahkan data darimasukan D kekeluaran Q dari flip-flop.

  16. 4. Flip-Flop J-K Flip-flop J-K merupakan flip-flop universal dandigunakan paling luas, memilikisifatdarisemua flip-flop jenis lain. Simbol logika untuk flip-flop J-K di gambarkan pada gambar 6.10

  17. Adapun tabel kebenaran untuk flip-flop J-K diperlihatkan padatabel 6.5. Bila masukan J dan K kedua-duanya 0, maka flip-flop tidak dibuka dan keluaran tidak berubah keadaan. Flip-flop tersebut ada dalam mode tetap.

  18. Simbol logika untuk flip-flop J-K TTL 7476 komersial diperlihatkan pasa gambar 6.11. duamasukanasinkron (preset dan clear) ditambahkankesimboltersebut. Masukansinkronberbentuk J dan K sertamasukan clock.

  19. Perhatikantabelbahwamasukanasinkron (PS dan CLR) menolakmasukansinkron. Masukanasinkrondiaktifkanpadatigabarispertama. Masukansinkronditolakpadatigabarispertama. Jadi “X” ditempatkandibawahmasukan J, K dan CLK untukbaris-baristersebut. Bilakeduamasukanasinkron (PS dsn CLR) dibukadengan1, makamasukansinkrondapatdiaktifkan. Empatbaristerakhirmemperjelasmode perasitetap, reset, set, dantogeluntuk flip-flop J-K 7476.

  20. 5. Flip-Flop T Flip-flop T bekerjasebagaisaklartogel. Pada flip-flop J-K, jika J= K= 1, dan clock = 1, maka Q = togel. Dengandemikian, flip-flop J-K bisadiubahmenjadi flip-flop T. Gambar 6.12 simbol logika flip-flop

  21. 6. Pewaktuanpada Flip-Flop Padarangkaian flip-flop dikenalbeberapaistilahterkait denganpewaktuan (timer) yakni : aWaktusiaptsetup (setup time) Tsetupadalahwaktu minimum bagikehadiran bit data padamasukansebelumtepisinyal Clock memicu gerbanglogika. Jadi data harusberadapadamasukan minimal selamatsetupsebelumpulsa clock datang.

  22. b. Waktutundapropagasi (perambatan) tp tpadalahselangwaktu yang dibutuhkanuntuk memprosesdata menjadikeluaran. Jadiuntukmemproses data menjadikeluarandibutuhkanwaktuselama tp. C. Waktutahanthold (hold time) Tholdadalahselangwaktu minimum yang dibutuhkan olehbit keluaranuntukbertahanpadakeluaransesudah tepisinyal clock memicugerbanglogika. Jadi bit keluaran harusberadapadakeluaran minimal selamathold, sesudahtepisinyal clock memicugerbanglogika.

  23. T h a n k Y o u

More Related