第 4 章 触发器

1. 第4章 触发器 4.1 触发器（Flip-Flop）概述 4.2 基本RS触发器 4.3 同步触发器 4.4 主从触发器 4.5 边沿触发器 4.6 触发器之间的转换

2. 4.1 触发器（Flip-Flop）概述 • 触发器(Flip-Flop)，简称FF是构成数字系统的基本逻辑单元电路之一。 • 触发器具有如下基本特性： (1)具有两个稳定状态，分别表示二值逻辑（或二进制数）0、1； (2)具有触发翻转特性，在输入信号的作用下，两个稳定状态之间可以相互转换； (3)现有稳定状态将保持到下一个有效输入信号到来时，才有发生变化的可能。 触发器由门电路构成，它有一个或多个输入端；两个互补输出端，分别用Q和 表示。通常用Q端的状态表示整个触发器的状态。 触发器根据逻辑功能的不同可分为：RS触发器、D触发器、JK触发器、T触发器、T’触发器等；根据电路结构和动作特点的不同可分为：基本RS触发器、钟控触发器、主从触发器和边沿触发器等。此外，根据存储数据原理的不同，还可以分为静态触发器和动态触发器。

3. 4.2 基本RS触发器 • 基本RS触发器是结构最简单的触发器，下图所示为由与非门构成的基本RS触发器。

4. 1.工作过程简介 • （1） 。 触发器置0。将输入端称为置0端，也 叫复位端（Reset）。 （2） 。触发器置1。将输入端称置1端，也叫 置位端（Set）。 （3） （4）

5. 2.触发器逻辑功能描述 • 触发器接收输入信号之前的状态称为触发器的现态，用Qn表示；触发器接收输入信号之后的状态称为触发器的次态，用Qn+1表示。 • 现态和次态是两个相邻离散时间里触发器输出端的状态，描述触发器的逻辑功能就是要找出触发器次态与现态及输入信号之间的关系。 • 触发器逻辑功能使用以下5种方法：特性表、特性方程（Characteristic Equation）、状态转换图(State Diagram)、驱动表、波形图，也称时序图(Wave Form)来描述。

6. 表示触发器的次态Q n+1与现态Q n及输入信号之间关系的真值表，称为特性表，也叫状态转换真值表（State Table）。 基本RS触发器的特性表如下: （1）特性表。

7. （2）特性方程。 • 表示触发器的次态Qn+1与现态Qn及输入信号之间关系的逻辑表达式，称为触发器的特性方程，也称为特征方程或次态（状态）方程。 • 基本RS触发器的特性方程为： • 在上式中， 是使用基本RS触发器的约束条件，即正常使用时、不能同时为0。

8. （3）状态转换图 • 表示触发器状态发生变化时，对输入信号的要求。 • 基本RS触发器的状态转换图如下： • 说明：图中的两个圆圈表示触发器的两个稳定状态，箭头表示触发器在输入信号作用下状态转换的方向，箭头线旁标注的 、 的值表示触发器状态转换的条件。

9. 根据触发器现态Qn和次态Qn+1的值确定输入信号取值的关系表，称为触发器的驱动表，也称激励表。 基本RS触发器的驱动表如下 （4）驱动表。

10. 【例4.1】已知基本RS触发器输入波形如下，设触发器起始状态为1。请画出该触发器输出的波形。【例4.1】已知基本RS触发器输入波形如下，设触发器起始状态为1。请画出该触发器输出的波形。 • 解 根据给出的输入信号变化情况，参考基本RS触发器的特性表，将输入信号的变化情况，将输入信号分为t1～t10变化区间。

12. 【例4.2】 已知基本RS触发器输入波形如下，设触发器起始状态为1。请画出该触发器输出的波形。 • 解 根据输入信号的变化情况，将输入信号分为t1～t7变化区间。 • 画出该触发器输出的波形如下

14. 或非门电路构成的基本RS触发器 • 该触发器输入信号高电平有效，当两个输入信号同时呈现高电平时，触发器状态不定。 • 基本RS触发器的特点是电路简单，一个触发器可以存储一位二进制代码，是构成各种复杂触发器的基础；但由于采用电平直接控制方式，输入信号在全部时间内都可以直接控制输出端的状态，导致电路抗干扰能力下降。同时输入信号之间存在约束关系，限制了触发器的应用。

15. 4.3 同步触发器 • 具有时钟脉冲控制的触发器称为同步触发器，又称时钟触发器（或钟控触发器）。 • 4.3.1 同步RS触发器 • 同步RS触发器是在基本RS触发器的基础上增加两个由时钟脉冲信号CP控制的与非门G3、G4构成的。下图为带直接复位端和直接置位端的同步RS触发器电路，图中CP端为时钟脉冲信号输入端，简称钟控端。

16. 1.工作过程简介 • CP=0时，G3、G4门被封锁，输出均为1。此时，不论输入信号R、S如何变化，触发器的状态保持不变。 • CP=1时，G3、G4门解除封锁，触发器的次态Qn+1取决于输入信号R、S及电路的现态Qn。 • 输入端 和 为直接复位端和直接置位端。 • 端和 端又称异步置0端和异步置1端，它不受CP脉冲信号的控制。可以通过 端和 端的值确定触发器的初始状态。

17. （1）特性表。 2.触发器逻辑功能描述

18. （2）特性方程。 • 同步RS触发器的特性方程为（CP=1时） • （3）状态转换图与驱动表。 • 状态转换图

19. 同步RS触发器驱动表

20. 3．同步RS触发器的特点 • （1）CP=0时，触发器不接受输入信号，保持原状态不变。CP=1时，触发器接收输入信号R、S，并随R、S的变化而变化。 • （2）存在不定状态，即输入信号之间有约束。 • （3）存在空翻现象。 CP=1期间，输入信号的多次变化，将导致触发器的状态也随之多次发生变化，这种现象称为空翻。它与触发器在一个CP脉冲信号作用下，状态最多只能变化一次的原则相悖，应采取措施避免。由于同步RS触发器存在空翻现象，所以它只能用于数据锁存，而不能用于计数器、寄存器和存储器中。

21. 【例4．3】 同步RS触发器输入信号S、R的波形如下所示，设触发器初态为0，试画出Q和 的波形。 • 解 根据输入信号S、R和CP时钟脉冲信号波形的变化情况，将输入信号分为t1～t6变化区间。

22. Q和 的波形如下

23. 【例4．4】 同步RS触发器输入信号S、R的波形如下所示，设触发器初态为0，试画出Q和的波形。 • 解 根据输入信号S、R和CP时钟脉冲信号波形的变化情况，将输入信号分为t1～t8变化区间。

24. Q和 的波形如下

25. 4.4 主从触发器 • 4.4.1 主从RS触发器 • 主从RS触发器由两个同步RS触发器组成的主触发器和从触发器首尾相连构成，但是控制主、从触发器工作的CP脉冲信号相位相反。

26. 主从RS触发器的特性表

27. 【例4．5】 已知主从RS触发器的输入波形如下，设电路初始状态为0，画出电路输出波形。 • 解 根据主从RS触发器的输入波形，设主触发器的输出（从触发器的输入）为 （ ）、 ；从触发器的输出为Q、 。 • 在第一个CP脉冲作用于电路时： • 依次类推，可以求出第二个至第六个CP脉冲信号到来时，触发器的工作状态。 • 值得注意的是，在第六个CP=1期间，由于输入信号的变化导致主触发器的状态变化了两次，但通过波形可以发现，主触发器这期间状态的变化，并不会影响整个电路的输出。

28. 输出Q、 的波形如下

29. 【例4．6】 已知主从RS触发器的输入波形如下，设电路初始状态为0，请画出电路输出波形。 • 解 根据主从RS触发器的输入波形，设主触发器的输出（从触发器的输入）为 （ ）、 ；从触发器的输出为Q、 。 • 在第四个CP脉冲信号到来之前，触发器电路正常工作，按照特性表的状态变化，但在第四个CP脉冲信号到来时，由于输入信号S=R=1，主触发器的 ，不满足触发器约束条件，违反输出互补原则，输出状态不定。而在第四个CP脉冲信号下降沿到来时，由于主触发器电气性能的差异，输出继续持续不定状态；同时将这种不定状态传送到从触发器，使在这一时间段内触发器的输出也为不定状态。

30. Q、 的波形如下

31. 4.4.2 主从JK触发器

32. 1.工作过程简介 • （1）J=0，K=0。由于门G7、G8输出均为1，所以触发器电路保持原有状态不变。 • （2）J=0，K=1。在CP=1期间，主触发器置0，CP脉冲信号发生负跳变后，从触发器接收主触发器状态，也被置0。 • （3）J=1，K=0。在CP=1期间，主触发器置1，CP脉冲信号发生负跳变后，从触发器接收主触发器状态，也被置1。 • （4）J=1，K=1。

33. 主从JK触发器特性表 2.触发器逻辑功能描述

34. 主从JK触发器的特性方程。 • 主从JK触发器的状态转换图 。

35. 【例4．7】 已知主从JK触发器的输入波形如下，设触发器初始状态为0，请画出电路输出波形。 • 解 根据主从JK触发器的特性表，可以画出电路输出波形。在CP=1期间，输入信号J、K与触发器反馈信号一起作用于电路输入端，决定主触发器的状态；在CP由1→0时，从触发器接收主触发器的状态，决定整个电路的输出。 • 由于主从JK触发器的输出分别反馈到电路的输入端，与J、K一起构成电路的输入信号，所以，在主触发器工作时，J、K信号是否起作用和电路原来的状态有关。例如： Qn=0，反馈至G8门的输入端，则不管输入信号K的状态如何，G8门输出不变。只有输入信号J能够送入G7门；反之，则只有输入信号K能够送入G8门。即Qn=0时，Qn+1仅和J信号有关；Qn=1时，Qn+1仅和K信号有关。 所以，在CP=1期间，主触发器的状态只能翻转变化一次，一旦翻转则无法再恢复原来状态。这就是主从JK触发器存在的一次翻转现象。

36. 【例4．7】波形图如下 • 下面讨论主从JK触发器的一次翻转现象。

37. 【例4．8】 已知主从JK触发器的输入波形如下，设触发器初始状态为0，请画出电路输出波形。 • 解 根据主从JK触发器的特性表： 在第一个CP下降沿到来时，触发器置1； 在第二个CP脉冲作用期间，J=0，K=0→1→0，K的状态发生了变化！当J=0，K=1时，主触发器置0，即使在CP下降沿到来时，K又已经由1→0，但从触发器仍按主触发器状态置0； 在第三个CP脉冲下降沿到来时，J=0，K=1，触发器应被置0；但由于在CP=1期间出现过J=K=1的变化，主触发器已经置1了，所以在CP下降沿到来时，从触发器置1。 电路输出波形如下：

38. 对主从JK触发器，只有在CP=1期间，输入信号J、K的状态一直不变，才能够保证特性表状态的成立。对主从JK触发器，只有在CP=1期间，输入信号J、K的状态一直不变，才能够保证特性表状态的成立。 • 对于主从结构的触发器，为保证电路的正常工作，应使输入信号在CP=1期间保持不变。

39. 4.5 边沿触发器 • 边沿触发器在CP脉冲信号的上升沿或下降沿到来时刻接收输入信号，电路的状态才可能发生变化，而在其他时刻输入信号状态的变化对触发器状态没有影响。 • 4.5.1 维持阻塞型边沿触发器

40. 1.工作过程简介 • CP=0时，电路状态保持原态。 • 当CP由0跳变为1时，触发器接收数据， • CP=1期间，即使输入D发生变化，电路状态也不再随之发生变化。

41. （1）特性表。 （2）特性方程。 （CP↑有效） 2.触发器逻辑功能描述

42. （3）状态转换图。 • 带直接复位端和直接置位端的多输入维持阻塞D触发器的逻辑符号如下。

43. 【例4．9】 已知维持阻塞D触发器输入变量D的波形如下所示，设触发器初态为0，请画出输出的波形。 • 解 根据维持阻塞D触发器的工作原理，只有对应CP时钟脉冲信号上升沿（严格说是CP时钟脉冲信号上升沿前的瞬间）的输入信号，才对触发器状态有影响。

44. 4.5.2 利用传输延迟的TTL边沿触发器 • 以利用传输延迟时间的边沿JK触发器为例进行介绍。

45. 当CP为低电平时，与或非门G1、G2相当于两个与非门，构成低电平有效的基本RS触发器，由于其输入均为1，此时触发器状态保持不变。当CP为低电平时，与或非门G1、G2相当于两个与非门，构成低电平有效的基本RS触发器，由于其输入均为1，此时触发器状态保持不变。 • 当CP时钟脉冲信号为高电平时， 所以触发器输出也保持不变。但此时门G3、G4的输出会随着输入信号发生变化： 当CP发生负跳变时，门G3、G4与G1、G2的CP输入同时变为0，但由于门电路传输延迟时间的作用，门G3、G4的输出S、R仍保持CP下降沿之前的状态；而G1、G2恢复为低电平有效的基本RS触发器特性。所以此时触发器状态为：

46. 【例4．10】 已知负边沿JK触发器输入变量J、K的波形如图所示，设触发器初态为0，请画出输出的波形。 • 解 根据边沿JK触发器状态变化只发生在CP时钟脉冲信号边沿的特点，画出触发器输出的波形如下。

47. 4.4.3 集成触发器

48. 双D触发器74LS74

49. 4.6 触发器之间的转换 • 4.6.1 JK触发器构成T触发器和T’触发器 • 1．JK触发器构成T触发器 在CP时钟脉冲信号作用下，具有保持和翻转功能的触发器，称为T触发器。将JK触发器的两个输入端J、K相连，作为输入端就构成了T触发器。 T触发器的特性方程为： T触发器常用作进行记数。

50. 2．JK触发器转换成 触发器 在CP时钟脉冲信号作用下，具有翻转功能的触发器称为 触发器。将JK触发器两个输入端J、K相连并固定接高电平1，便构成了 触发器。 触发器是T触发器在输入T=1时的特例。将T=1代入T触发器的特性方程，可得 触发器的特性方程为：