1 / 15

高速 ADC 测试技术介绍

高速 ADC 测试技术介绍. 工业和信息化部电子工业标准化研究院. 刘 杰. 科学、公正、诚信、服务. 2014.7.16. 3. 1. 2. 目录. 高速 ADC 与传统 ADC 差异. 高速 ADC 测试难点. 高速 ADC 测试解决措施. 高速 ADC 与传统 ADC 差异. 传统 ADC. 高速 ADC. 模拟输入频率低 采样速率慢,转换时间长 以单端方式输入输出 电源和基准电压较高. 模拟输入频率高 采样速率快,转换时间短 以差分方式输入输出 电源 和基准电压较低. 单端 模拟输入 低频信号 kHz 以下. 差分

leo-wilson
Download Presentation

高速 ADC 测试技术介绍

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. 高速ADC测试技术介绍 工业和信息化部电子工业标准化研究院 刘 杰 科学、公正、诚信、服务 2014.7.16

  2. 3 1 2 目录 高速ADC与传统ADC差异 高速ADC测试难点 高速ADC测试解决措施

  3. 高速ADC与传统ADC差异 传统ADC 高速ADC • 模拟输入频率低 • 采样速率慢,转换时间长 • 以单端方式输入输出 • 电源和基准电压较高 • 模拟输入频率高 • 采样速率快,转换时间短 • 以差分方式输入输出 • 电源和基准电压较低 单端 模拟输入 低频信号kHz以下 差分 模拟输入 高频信号上百MHz VDD VDD 5V或更大 3.3V或更小 AIN+ AIN … … AIN- VREF VREF 5V或更高 2.5V或更低 高速ADC 传统ADC Q1 Q1 单端 时钟输入 低速ksps级 差分 时钟输入 高速上百Msps CIN 差分LVDS输出 高速数字信号上百Msps 单端输出 低速数字信号ksps级 CIN+ … … CIN- QN QN 应用:例如电子秤 转换速度要求较低,接近直流 应用:例如手机通讯 转换速度要求较高,速率达上百Msps

  4. 静态参数 动态参数 高速ADC与传统ADC测试差异 ADC主要电参数 包括静态参数和动态参数测试 总谐波失真 偏移误差 信噪比 增益误差 信号噪声失真比 微分线性误差 无杂散动态范围 积分线性误差 有效位

  5. 高速ADC与传统ADC测试差异 电参数测试数学模型 静态参数 动态参数

  6. 高速ADC与传统ADC测试差异 • 传统ADC测试 • 模拟输入频率低,无需考虑滤波及匹配; • 时钟频率低,无需考虑抖动、相噪影响; • 采样速率低,数字输出幅度高,误采率低; • 基准电压较高(5V或以上),模拟输入信号范围较大,相对噪声干扰较小 静态参数:低速下测得 差异:动态参数测试

  7. 高速ADC测试难点 高速ADC测试难点:动态参数 (高频) (高速) 滤波 单端转差分 350mV 阻抗匹配 (高速) • 模拟输入信号滤波 • 模拟输入阻抗匹配 • 高速时钟抖动要求 • 输出高速信号采集 工程测试实现难点:

  8. 解决措施1-模拟输入信号滤波 信号源输出 (含谐波) 滤波后 滤波后 信号源谐波引入测试结果,导致总谐波失真THD 差 改善总谐波失真THD

  9. 解决措施2-模拟输入单端转差分 需要单端转差分电路 选择1:4的变压器(AD9246应用带宽较窄,所需输入驱动低)

  10. 解决措施3-模拟输入阻抗匹配 AIN+ 阻抗匹配 AIN- 确定ADC输入阻抗 通过计算确定: R=251欧,L=523nH (参考ADI:AN-935)

  11. 解决措施3-模拟输入阻抗匹配 基波幅度降低将导致所有动态参数测量值偏低 基波幅度 基波幅度 匹配前SNR参数 匹配后SNR参数

  12. 解决措施4-采样时钟抖动 V △V t △t 时钟抖动Jitter与SNR关系 f = 70 MHz SNR = 75 dB Jitter = ? 400 fs

  13. 解决措施5-高速数字输出采样 LVDS输出走线需对称等长,尽量短 PCB 设计要点: • 相对于走线长度的变化,保持TW、TS、D为常量。 • 保持 TS < 2TW。 • 尽可能避免使用过孔。 • 保持 D > 2TS。 • 尽可能避免90度转弯。 • 控制 TW 和 TG,使阻抗约为 50 欧 数据速率高,摆幅小,容易误采 改善措施:

  14. 思考 墨菲定律—启发 • 凡是可能会出现最坏的情况,就必定会出现 • 凡是人为可以不予考虑的影响,都不能不考虑 • 所有的隐藏缺陷都会因为各种自然因素而被暴露出来

  15. 感谢关心与支持 • 邮箱:liujie@cesi.cn • 电话:67831826 科学、公正、诚信、服务

More Related