1 / 28

周漢賓 林仁勇 大葉大學資訊工程學系

周漢賓 林仁勇 大葉大學資訊工程學系. 2007 第五屆微電子技術發展與應用研討會. 非對稱長度移動視窗渦輪碼解碼器之實作 . Implementation of SW-Log-MAP Turbo Code Decoder with Asymmetric Length Sliding Window . Outline. 前言 渦輪碼基本原理 渦輪碼編碼器 渦輪碼解碼器 SW-Log-MAP 演算法 改良 SW-Log-MAP 架構 後向狀態路徑初使值的選擇 後向狀態路徑之視窗長度 效能模擬結果 SW-Log-MAP 硬體設計 結論.

kuper
Download Presentation

周漢賓 林仁勇 大葉大學資訊工程學系

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 周漢賓 林仁勇大葉大學資訊工程學系 2007 第五屆微電子技術發展與應用研討會 非對稱長度移動視窗渦輪碼解碼器之實作 Implementation of SW-Log-MAP Turbo Code Decoder with Asymmetric Length Sliding Window

  2. Outline • 前言 • 渦輪碼基本原理 • 渦輪碼編碼器 • 渦輪碼解碼器 • SW-Log-MAP演算法 • 改良SW-Log-MAP架構 • 後向狀態路徑初使值的選擇 • 後向狀態路徑之視窗長度 • 效能模擬結果 • SW-Log-MAP硬體設計 • 結論

  3. 前言(渦輪碼發展) • 1948年仙儂（Shannon）提出任何錯誤更正技術的發展，其編碼増益都會有個極限，稱為『仙儂極限（Shannon’s limit）』。 • 1993年時，在眾多通道編碼技術中出現渦輪碼（Turbo Code ） 。 • 渦輪碼效能：當訊雜比(SNR)為0.7dB時，在可加性白高斯雜訊(AWGN)通道下傳輸，經過18次的遞迴運算，其位元錯誤率可降到10-5，提供接近仙儂極限值的優越錯誤更正能力。 • 渦輪碼應用：衛星通訊、數位影像傳輸、第三代行動電話（3GPP）以及IEEE802.16等規格。

  4. 前言(渦輪碼演算法演化) 需要乘法、指數對數 等高階運算 最大事後機率MAP演算法 (Maximum A-posteriori Probability) Max-Log-MAP演算法 Jacobi演算法來化簡 使用加法、比較 與選擇器 SISO 解碼器 軟資訊 (Soft Value) 軟資訊 (Soft Value) Log-MAP演算法 查表（Lookup Table） 計算修正項 忽略了一個存在的近似值 移動視窗 （Sliding Window, SW） 需要的記憶體仍然太大 大量減少記憶體

  5. 前言(目的) • SW-Log-MAP缺陷： • 在後向狀態路徑值的估測上有較大的誤差。 • 需要多次的遞迴疊代來滿足要求的效能。 • 無法達到即時（Real Time）解碼的需求，成為SW-Log-MAP方式最大的致命傷。 • 目的： • 模擬分析SW-Log-MAP疊代次數與視窗長度及解碼效能之關係。 • 利用非對稱長度的移動視窗架構，改進移動視窗所需要的後向狀態路徑初始值，以提高解碼效能。 • 降低疊代次數來加快解碼速度。 • 提出改良式的SW-Log-MAP硬體架構，降低記憶體的使用數量。

  6. 渦輪碼基本原理(渦輪碼編碼器) 遞迴系統化迴旋編碼器（Recursive Systematic Convolution, RSC） RSC 打散 輸入資料 4種路徑 8種狀態

  7. 渦輪碼基本原理(渦輪碼解碼器) 事前資訊Le2 de 事後資訊Le2 反交錯器 事後資訊Le1 事前資訊Le1 int 交錯器 檢查碼ykp1 SISO 解碼器 SISO 解碼器 系統碼yks 交錯器 軟輸出值 檢查碼ykp2 硬式判決 反交錯器 解碼輸出

  8. SW-Log-MAP演算法(Log-MAP演算法) • 最大可能事後機率LLR（Log-Likelihood Ratio） 前向狀態路徑值 （Forward State Metrics） 正值表示解碼位元為1，反之則為0，而數值的大小表示此次估測的可靠度 分支路徑值 （Branch Metrics） 後向狀態路徑值 （Backward State Metrics）

  9. SW-Log-MAP演算法(計算流程) 接收通道符元值 yks, ykp 事前資訊 分支路徑值 前向狀態路徑值 後向狀態路徑值 事後機率LLR

  10. SW-Log-MAP演算法(基本解碼方式) 符元資料 0 L 2L 3L 4L N-L N FP,BP0 FP,BP0 BP1 FP,BP0 FP,BP0 FP,BP0 FP,BP0 後向狀態路徑值 記憶體太大 解碼時間過長 BP1 BP1 前向狀態路徑值 產生軟輸出 (解碼輸出) 產生初始值給BP0

  11. 改良SW-Log-MAP架構(後向狀態路徑初使值的選擇) • BP1的初始值可以有下列兩種選擇： • Initial 1：因為還未接收到下一個視窗資料，根據Log-MAP得知初始值為-∞： BN(0) = 0，BN(s) = -∞，s≠0 • Initial 2：根據Huang提出的方式，在高的SNR下前向狀態路徑值會很接近後向狀態路徑值，因此初始值可以近似於相對位元的前向狀態路徑： Bk(s) ≈ Ak(s) 符元資料 0 L 2L 3L N-2L N-L N FP,BP0 BP1 FP,BP0 BP1 FP,BP0 BP1 Initial 1 Initial 1 Initial 1 Initial 1 FP,BP0 Initial 2 Initial 2 Initial 2 Initial 2

  12. 改良SW-Log-MAP架構(後向狀態路徑之視窗長度) 0 L 2L 3L 4L 5L 符元資料 架構A FP,BP0 BP1 增加BP1計算後向狀態路徑的可靠度 FP,BP0 BP1 架構B FP,BP0 BP1 BP2 FP,BP0 BP1 BP2 架構C FP,BP0 BP1 BP2 BP3 FP,BP0 BP1 BP2 BP3

  13. 改良SW-Log-MAP架構(各架構記憶體個數) 儲存接收符元資料 暫存FP計算值 編碼端位移暫存器的狀態

  14. 模擬結果(初始值效能模擬) 移動視窗與初始值的關係 未作移動視窗 達到3GPP規定 BER小於10-4以下 原因是單一視窗，視為最後一個視窗 FP補足每個視窗BP1初始值的可靠度 已足以提供高可靠度的解碼初始值

  15. 模擬結果(視窗長度效能) 達到3GPP規定 BER小於10-4以下

  16. 模擬結果(各架構解碼時序圖)

  17. 模擬結果(各架構之效能比較) 達到3GPP規定 BER小於10-4以下 降低解碼 延遲時間25％

  18. SW-Log-MAP硬體設計(運算單元) 分支路徑計算器（Branch metrics calculator, BMC） 前向狀態處理器（Forward state metric processor, FP） 後向狀態處理器（Backward state metric processor, BP） 事後機率處理器 （Log-Likelihood Ratio processor, LLRP）

  19. SW-Log-MAP硬體設計(分支路徑計算器, BMC) 分支路徑計算器（Branch metrics calculator, BMC）

  20. SW-Log-MAP硬體設計(前向狀態處理器, FP) 前向狀態處理器（Forward state metric processor, FP）

  21. SW-Log-MAP硬體設計(後向狀態處理器, BP) 後向狀態處理器（Backward state metric processor, BP）

  22. SW-Log-MAP硬體設計(事後機率處理器, LLRP) 事後機率處理器 （Log-Likelihood Ratio processor, LLRP）

  23. SW-Log-MAP硬體設計(各參數之位元個數bit))

  24. SW-Log-MAP硬體設計(架構B硬體架構圖) FP BP0 FP BP1~2

  25. SW-Log-MAP硬體設計(更改架構B硬體架構圖)

  26. SW-Log-MAP硬體設計(各架構M1與M2記憶體大小,bit) 傳統基本架構 減少46.3% M1 減少29.2%

  27. 結論 • 初始值的使用及非對稱長度的架構，可以有效的產生更可靠的視窗初始值。 • 非對稱長度的架構雖然縮減解碼視窗長度50％，但均可在3GPP規定BER的範圍內，反而降低解碼延遲時間25％。 • 並且發現只需3次遞迴次數就可將BER降至3GPP規格的範圍內，這將會大幅提升整個解碼器速度，以達到高速的目標。 • 儲存接收符元值的記憶體M1，更改儲存分支路徑值，則可以減少記憶體M1約29.2%，而對整個SISO解碼器可以減少必要的記憶體(M1+M2)約46.3 % 。

  28. THE END

More Related