slide1 n.
Download
Skip this Video
Loading SlideShow in 5 Seconds..
檔案處理與測試平台 PowerPoint Presentation
Download Presentation
檔案處理與測試平台

Loading in 2 Seconds...

play fullscreen
1 / 17

檔案處理與測試平台 - PowerPoint PPT Presentation


  • 246 Views
  • Uploaded on

18. CHAPTER. 檔案處理與測試平台. 測試平台. 18-1.  每 20 ns 產生一個 Clk 脈波訊號. Verilog 的檔案處理. 18-2. Verilog 的 $fopen 以及 $fclose Verilog 的 $readmemb 以及 $readmemh Verilog 的 $display 、 $write 、 $fdisplay 及 $fwrite. Verilog 的除錯輔助功能. 18-3. 18-3-1. Verilog 的 $monitor 以及 $fmonitor.

loader
I am the owner, or an agent authorized to act on behalf of the owner, of the copyrighted work described.
capcha
Download Presentation

PowerPoint Slideshow about '檔案處理與測試平台' - kerry-grimes


An Image/Link below is provided (as is) to download presentation

Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author.While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server.


- - - - - - - - - - - - - - - - - - - - - - - - - - E N D - - - - - - - - - - - - - - - - - - - - - - - - - -
Presentation Transcript
slide2

18

CHAPTER

檔案處理與測試平台

slide6

Verilog 的檔案處理

18-2

  • Verilog 的 $fopen 以及 $fclose
  • Verilog 的 $readmemb 以及$readmemh
  • Verilog 的 $display、$write、$fdisplay 及 $fwrite
slide7

Verilog的除錯輔助功能

18-3

18-3-1

Verilog 的 $monitor 以及 $fmonitor

slide8

18-3-2

Verilog 的 $strobe 以及 $fstrobe

slide9

Verilog的時間格式與精確度

18-4

  • Verilog 的 $timeformat
  • Verilog 的 $printtimescale
  • Verilog 的 $time、$stime 以及 $realtime
slide10

Verilog 的資料型態轉換

18-5

18-5-1

Verilog 的 $realtobits 以及 $bitstoreal

slide11

18-5-2

Verilog 的 $rtoi 以及 $itor

slide13

VHDL的檔案(File)處理

18-7

18-7-1

VHDL 檔案處理的函數以及副程序

檔案格式

 開啟檔案的模式

 檔案的宣告方法

 開啟檔案與關閉檔案

 檔案的狀態

 其他用於檔案處理的函數或者是副程序

slide14

18-7-2

VHDL 對文字檔案的處理方式

slide16

文字檔案的處理,使用 TEXTIO

對文字檔案作 16 進制資料格式或者是 8 進制 資料格式存取,使用 std_logic_textio

 std_logic_textio

二進制檔案的處理,使用 TEXTIO

slide17

VHDL 測試碼產生的方法

18-8

  •  測試碼(test bench)產生的方法主要分成二大類:
  • 運用VHDL的“wait敘述”來產生測試訊號的 方式
  • 運用“檔案”來產生測試訊號的方式