模块七时序逻辑电路

模块七时序逻辑电路

目录课题1 寄存器课题2 计数器课题3 综合实训项目：制作秒计数器下一页返回

课题1 寄存器 课题1 寄存器学习目标（1）了解寄存器的功能、基本构成和常见类型。（2）了解典型集成移位寄存器的应用。上一页下一页返回

课题1 寄存器 任务分析按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。上一页下一页返回

课题1 寄存器 前提知识时序逻辑电路是这样一种逻辑电路，他在任何时刻的稳定输出不仅取决于该时刻电路的输入，而且还取决于电路过去的输入所确定的电路状态，即与输入的历史过程有关。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n个触发器来构成。上一页下一页返回

课题1 寄存器 基本概念具有存储数码或信息功能的逻辑电路称寄存器。寄存器最起码具备以下4种功能： 1）清除数码：将寄存器里的原有数码清除。 2）接收数码：在接收脉冲作用下，将外输入数码存入寄存器中。 3）存储数码：在没有新的写入脉冲来之前，寄存器能保存原有数码不变。 4）输出数码：在输出脉冲作用下，才通过电路输出数码。上一页下一页返回

实现清零功能 脉冲上升沿到实现存入功能课题1 寄存器：存储二进制数码的时序电路组件：存储二进制数码的时序电路组件：存储二进制数码的时序电路组件：存储二进制数码的时序电路组件：存储二进制数码的时序电路组件 6．4．2数码寄存器输出清零脉冲未到，触发器输出不变，实现寄存功能。输出脉冲到，实现数码输出功能，二进制从寄存器中取出。数码一次存入后，可以反复取出。这种数码寄存器称为并行输入，并行输出数码寄存器不仅可以由Ｄ触发器构成，任何类型的触发器只要将它们转换成Ｄ触发器都可以构成寄存器。上一页下一页返回

6—26 四位左移寄存器 ６.３.２移位寄存器课题1 寄存器移位寄存器——不但可以寄存数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移动1位。 1．单向移位寄存器（1）左移寄存器（ＪＫ触发器组成的4位左移寄存器）左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。上一页下一页返回

０　０　　０　０ ０　０　　０　１０　０　　１　００　１　　０　１１　０　　１　１设移位寄存器的初始状态为0000，串行输入数码DI=１０１１，从高位到低位依次输入。其状态表如下：上一页下一页返回

左移寄存器的时序图： 课题1 寄存器在4个移位脉冲作用下，输入的4位串行数码1０１１全部存入了寄存器中。这种输入方式称为串行输入方式。上一页下一页返回

（2）右移寄存器 课题1 寄存器右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。上一页下一页返回

74HC194功能表 74HC194双向移位寄存器课题1 寄存器 2.双向移位寄存器在移位脉冲作用下具有即能左移又能右移的移位寄存器，称双向移位寄存器。 DSL和DSR分别是左移和右移串行输入。D0、D1、D2和D3是并行输入端。Q0和Q3分别是左移和右移时的串行输出端，Q0、Q1、Q2和Q3为并行输出端。上一页下一页返回

课题1 寄存器 ３. 环形脉冲分配器计数器环形计数器的特点：它可以使一个矩形脉冲，按一定的顺序在输出端之间，轮流分配反复循环的输出。上一页下一页返回

课题2 计数器 课题2 计数器学习目标（1）了解计数器的功能及计数器的类型。（2）掌握二进制、十进制等经典型集成计数器的外特性及应用。上一页下一页返回

课题2 计数器 任务分析计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控制，从小型数字仪表，到大型数字电子计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成部分。上一页下一页返回

课题2 计数器 前提知识二进制：以2为基数的计数体制，位权分别为23、22、21、20，…等。由于二进制的结构简单，只有0和1两个数符，故它是数字逻辑电路中应用最广的数制。其缺点是位数太多。二进制的计数规律是低位和相邻高位间“逢二进一”。十进制：是以10为基数的计数体制，包括0-9十个数码和一个小数点，低位和相邻高位之间是“逢十进一”的计数关系。上一页下一页返回

课题2 计数器 • 统计输入脉冲个数的功能称为计数，具有计数功能的电路称为计数器。 • 按触发方式分，计数器有异步和同步两种 • 按计数容量分，计数器有二进制计数器和非二进制计数器两种。 • 按计数增减趋势分，有加法计数器、减法计数器和即能加法又能减法的可逆计数器三种。上一页下一页返回

6.5.1二进制计数器 课题2 计数器 1.二进制异步加法计数器（３位）工作原理： 4个JK触发器都接成T’触发器。每当Q0由1变0，FF1向相反的状态翻转一次；每来一个CP的下降沿时，FF0向相反的状态翻转一次；每当Q1由1变0，FF2向相反的状态翻转一次；上一页下一页返回

课题2 计数器 1．二进制同步加法计数器(4位）各触发器的驱动方程为得状态方程将驱动方程代入触发器的特性方程：上一页下一页返回

课题2 计数器 7.2 二进制计数器 • 1.二进制异步加法计数器（３位）波形图上一页下一页返回

课题2 计数器 图所示是四位同步十进制加法计数器，它是在四位同步二进制加法计数器的基础上改进而来的。激励方程改动上一页下一页返回

74290引脚图 74290功能表课题2 计数器 74290包含一个独立的1位二进制计数器和一个独立的异步五进制计数器。二进制计数器的时钟输入端为CP1，输出端为Q0；五进制计数器的时钟输入端为CP2，输出端为Q1、Q2、Q3。如果将Q0与CP2相连，CP1作时钟脉冲输入端，Q0～Q3作输出端，则为8421BCD码十进制计数器。上一页下一页返回

74290功能表 7.2 二—五—十进制异步加法计数器74290 课题2 计数器 74290连接成十进制计数器上一页下一页返回

7.2 N进制计数器 课题2 计数器 1.复位法利用反馈复位使计数器清零从而跳过无效状态构成所需进制计数器的方法，称为复位法例：用集成计数器74290组成的6进制计数器。上一页下一页返回

用74290构成的六十进制计数器 课题2 计数器 7.2 N进制计数器 • 2．级联法为了得到计数容量较大的计数器，可以将两个以上的计数器串联起来使用例如，把一个六进制计数器和一个十进制计数器串联起来，就构成了一个六十进制计数器。上一页下一页返回

课题3 训练项目：秒信号发生器 技能训练训练项目：秒信号发生器技能目标 1.掌握基本的手工焊接技术。 2.能熟练在万能板上进行合理布局布线。 3.掌握计数器的使用方法。 4.熟悉计数器的逻辑功能。上一页下一页返回

课题3 训练项目：秒信号发生器 工具、元件和仪器 1.电烙铁等常用电子装配工具。 2.CD4518、电阻等。 3.万用表。上一页下一页返回

课题3 训练项目：秒信号发生器 技能训练 1．电路原理图及工作原理分析秒信号产生是依靠50Hz 220V交流电源，经变压器降压过后由VD1-VD4全波整流成为100Hz的脉动信号。此脉动信号经R2、R3分压后，由VT5、VT6组成的施密特整形电路产生100Hz的矩形脉冲，输入到IC1（CD4518）计数。从IC1的14脚输出端得到1Hz的脉冲秒信号。此脉冲信号送VT3-VT7组成的声光显示电路。使讯响器HA每秒发出“嘟”的一声报时声，发光管VD6同步闪光显示。上一页下一页返回

课题3 训练项目：秒信号发生器

课题3 训练项目：秒信号发生器 2.装配要求和方法工艺流程：准备→熟悉工艺要求→绘制装配草图→核对元件数量、规格、型号→元件检测→元器件预加工→装配、焊接→总装加工→自检。上一页下一页返回

课题3 训练项目：秒信号发生器 • 3.调试、测量（1）接通电源调整RP1，使稳压电路输出6V±0.2V。（2）电路正常工作时，讯响器HA应能每秒钟发出“嘟”的一声报时声。发光管VD6应能同步闪光。 4.课题考核评分标准

模块七 时序逻辑电路