1 / 31

半导体 集成电路

半导体 集成电路. 学校：西安理工大学 院系：自动化学院电子工程系 专业：电子、微电 时间：秋季学期. 上节课内容要点. 集成电路的基本概念 半导体集成电路的分类 半导体 集成电路的几个重要概念. TTL 、 ECL I 2 L 等. PMOS NMOS CMOS. 集 成 电 路. 内容概述. 双极型集成电路. BiCMOS 集成电路. 按器件类型分. MOS 集成电路. SSI （ 100 以下 个等效门）. MSI （ < 10 3 个等效门）. 按集成度分. LSI （ < 10 4 个等效门）.

justin-kaufman
Download Presentation

半导体 集成电路

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 半导体 集成电路 学校：西安理工大学 院系：自动化学院电子工程系 专业：电子、微电 时间：秋季学期

  2. 上节课内容要点 • 集成电路的基本概念 • 半导体集成电路的分类 • 半导体集成电路的几个重要概念

  3. TTL、ECL I2L等 PMOS NMOS CMOS 集 成 电 路 内容概述 双极型集成电路 BiCMOS集成电路 按器件类型分 MOS集成电路 SSI（100以下个等效门） MSI（<103个等效门） 按集成度分 LSI （<104个等效门） VLSI（>104个以上等效门） 模拟集成电路 按信号类型分 数模混合集成电路 数字集成电路 集成度、工作频率、电源电压、特征尺寸、硅片直径

  4. 第一章 集成电路制造工艺

  5. 内容提要 • 双极集成电路的基本制造工艺 • 双极集成电路中的元件结构 • 双极集成电路的基本工艺 • MOS集成电路的基本制造工艺 • MOS集成电路中的元件结构 • MOS集成电路的基本工艺 • BiCMOS工艺

  6. 本节课内容 • 双极集成电路中元件结构 • 双极集成电路的基本工艺

  7. - + 电路符号： 有电流流过 没有电流流过 双极集成电路的基本元素 1. 二极管 （PN结） I 对于硅二极管，正方向的 电位差与流过的电流大小 无关，始终保持0.6V-0.7V V 正方向 反方向 - + P-Si N-Si

  8. p n 双极集成电路的基本元素 1. 二极管 （PN结）

  9. B端 p n p E端 C端 B B B B E E C C N P P N N P C E C E 双极集成电路的基本元素 2. 双极型 晶体管 B端 n p n E端 C端

  10. ? B B E C N P N C E E B E C B C N+ p n

  11. B B B C C E E E E E B B C C n n B p p n n E §1.1.1 双极集成电路中元件的隔离 C

  12. n n E E B B S C C E E B B C C p p n+ n n n+ n+ P+ n+ P+ P+ n n n+ n+ p p P-Si 介质隔离 PN隔离 双极集成电路中元件的隔离

  13. §1.1.2 双极集成电路元件的形成过程、结构和寄生效应 集电区 (N型外延层) 基区(P型) 发射区(N+型) C S E B p P+ n+ P+ n+ n-epi 衬底(P型) n+-BL P-Si 四层三结结构的双极晶体管 双极集成电路元件断面图

  14. E(n+) B(p) npn pnp C(n) S(p) C S E B p P+ n+ P+ n+ n-epi n+-BL P-Si 衬底接最低电位 等效电路 隐埋层作用：1. 减小寄生pnp管的影响 2. 减小集电极串联电阻 双极集成电路等效电路

  15. C S E B p P+ n+ P+ n+ n-epi n+-BL P-Si • 1:衬底选择 P型硅(p-Si) • 确定衬底材料类型 • 确定衬底材料电阻率 ρ≈10Ω.cm • 确定衬底材料晶向 （111）偏离2~50 典型PN结隔离双极集成电路中元件的形成过程

  16. 2:第一次光刻----N+隐埋层扩散孔光刻 C S E B p P+ n+ P+ n+ N+隐埋层 n-epi P-Si衬底 n+-BL P-Si 典型PN结隔离双极集成电路中元件的形成过程

  17. 具体步骤如下： 1．生长二氧化硅（湿法氧化）： SiO 2 Si- 衬底 Si(固体)+ 2H2O  SiO2（固体）+2H2

  18. 2．隐埋层光刻： 涂胶 腌膜对准 光源 曝光 显影

  19. 3．N+掺杂： C S E B p P+ n+ P+ n+ Tepi Tepi n-epi n+-BL P-Si P-Si 刻蚀（等离子体刻蚀） 去胶 N+ N+ 去除氧化膜 As掺杂（离子注入）

  20. 主要设计参数 C S E B p tepi-ox P+ n+ P+ n+ Tepi xmc Tepi n-epi xjc n+-BL P-Si P-Si TBL-up • 3:外延层 • 外延层的电阻率ρ; • 外延层的厚度Tepi; A 后道工序生成氧化层消耗的外延厚度 基区扩散结深 集电结耗尽区宽度 隐埋层上推距离 TTL电路：3～7μm 模拟电路：7～17μm Tepi> xjc+xmc +TBL-up+tepi-ox A’ 典型PN结隔离双极集成电路中元件的形成过程

  21. 4:第二次光刻----P隔离扩散孔光刻 C S E B p P+ n+ P+ n+ Tepi Tepi n-epi n+-BL P-Si P-Si 典型PN结隔离双极集成电路中元件的形成过程

  22. C S E B p P+ n+ P+ n+ n-epi n+-BL P-Si • 5:第三次光刻----P型基区扩散孔光刻 典型PN结隔离双极集成电路中元件的形成过程

  23. C S E B p P+ n+ P+ n+ n-epi n+-BL P-Si • 6:第四次光刻----N+发射区扩散孔光刻 典型PN结隔离双极集成电路中元件的形成过程

  24. C S E B p P+ n+ P+ n+ n-epi n+-BL P-Si • 7:第五次光刻----引线孔光刻 典型PN结隔离双极集成电路中元件的形成过程

  25. 8:铝淀积 典型PN结隔离双极集成电路中元件的形成过程

  26. 9:第六次光刻----反刻铝 典型PN结隔离双极集成电路中元件的形成过程

  27. A A’ P+隔离扩散 P基区扩散 N+扩散 接触孔 铝线 C S E B 隐埋层 C S E B p P+ n+ P+ n+ n-epi n+-BL P-Si 双极集成电路元件断面图

  28. C S E B P+ n+ P+ n+ p n-epi n+-BL P-Si 为了减小结电容,击穿电压高，外延层下推小,电阻率应取大; 为了减小集电极串联电阻,饱和压降小，电阻率应取小. TTL电路：0.2Ω.cm 模拟电路：0.5～5Ω.cm 折中

  29. 作业: 1. 画出NPN晶体管的版图，并标注各区域的掺杂类型（直接在图上标）,写出实现该NPN晶体管至少需要多少次光刻以及每次光刻的目的。 2. 画出下图示例在A-A’,B-B’ C-C’处的断面图。 C A B P+隔离扩散 P基区扩散 N+扩散 接触孔 C S E B 铝线 C 隐埋层 C’ B’ A’

  30. 3.名词解释：隐埋层、寄生晶体管、电隔 离(集成电路中)、介质隔离、PN结隔离

More Related