Download
1 / 17
170 likes | 339 Views
数字逻辑. 第八章 可编程逻辑器件 PLD. 8.1 PLD 概述 Programmable Logic Device. 从逻辑功能的特点将数字集成电路分 : 通用型 和 专用型 。 通用型 ：前面几章谈到的中、小规模数字集成电路均属于通用型数字集成电路。它们的逻辑功能比较简单，功能固定不变，由于其通用性强，可以组成各种复杂数字系统，使用广泛。 专用型： 为某种专门用途而设计的集成电路，虽然有体积小、重量轻、功耗小、可靠性高等优点，然而，在用量不大的情况下，设计制造费用高、周期长。 可编程逻辑器件（ PLD ）的出现解决了如上矛盾。. P 0.
E N D
数字逻辑 第八章 可编程逻辑器件 PLD
8.1 PLD 概述 Programmable Logic Device • 从逻辑功能的特点将数字集成电路分:通用型和专用型。 通用型：前面几章谈到的中、小规模数字集成电路均属于通用型数字集成电路。它们的逻辑功能比较简单，功能固定不变，由于其通用性强，可以组成各种复杂数字系统，使用广泛。 专用型：为某种专门用途而设计的集成电路，虽然有体积小、重量轻、功耗小、可靠性高等优点，然而，在用量不大的情况下，设计制造费用高、周期长。可编程逻辑器件（PLD）的出现解决了如上矛盾。
P0 m个乘积项 与阵列 或阵列 • • • • • • Pm-1 • • • O0 Ob-1 I0 In-1 b 个输出 N 个输入 PLD 的电路结构及分类 PLD 的基本结构
分类 与阵列 或阵列 只读存储器 (ROM) 固定 可编程 可编程逻辑阵列 (PLA) 可编程 可编程 可编程阵列逻辑 (PAL) 可编程 固定 通用阵列逻辑(GAL) 可编程 固定或可编程 根据输出是否包含寄存器分为 组合PLD 时序PLD 存储器(RAM/ROM) 可编程逻辑阵列(PLA) 可编程阵列逻辑(PAL) 通用逻辑阵列(GAL) PLD 的分类 根据内部结构及编程方式分为
8.2 只读存储器 Read Only Memory 只读存储器按内部结构可分为： 固定只读存储器 ROM 可编程只读存储器 PROM 可擦除可编程只读存储器 EPROM 电可擦除可编程只读存储器 EEPROM 特点：与阵列——固定 或阵列——可编程
ROM 的逻辑结构 • ①ROM 是只读存储器。数据是“事先”写入的，而在运行过程中只能读出，不能写入。数据按存储单元存放，每个单元赋予一个地址，按地址访问单元的内容。②ROM 的逻辑结构包括两部分：地址译码器，译码量由存储单元数决定，它实现了输入变量的所有最小项。译码器实质上是一个“与”阵列逻辑结构。存储矩阵，实现了最小项“或”阵列逻辑结构。
ROM 不仅是一个只读存储器，也是一个“与-或”阵列。只要把逻辑函数的真值表事先存入 ROM （输入变量是地址，输出函数是该地址单元的内容），便可用 ROM 实现该逻辑函数。 如果 只保存ROM“与”阵列和“或”阵列，进而“与”阵列用地址译码器替代成为简化的 ROM 阵列图。
例1: 用ROM实现下列函数 例2: 用ROM实现四位二进制码到葛莱码的转换。 P309.
8.3 可编程逻辑阵列 (PLA)Programmable Logic Array 特点：与、或阵列都可编程 1. 针对逻辑函数的最简与或式—— • PLA中的与阵列被编程产生所需的全部与项。 • PLA中的或阵列被编程完成相应与项间的或运算 并产生输出。逻辑功能越复杂，其优点越明显。 这样，就大大提高了芯片面积的有效利用率。 2. PLA分组合PLA和时序PLA(包含有触发器)。
例:用ROM实现四位二进制码到葛莱码的转换。P313例:用ROM实现四位二进制码到葛莱码的转换。P313
8.4 可编程阵列逻辑 (PAL)Programmable Array Logic 特点：固定的或阵列和可编程的与阵列 与同样位数的PLA相比，PAL不但减少了编程点数（或阵列固定)，而且也简化了编程工作(仅对与阵列编程，工作单一)。 这样，就更有利于辅助设计系统的开发。主要用途： 专用输出的基本门阵列结构。例PAL10H8 带反馈的可编程I/O结构。例PAL16L8 带反馈的寄存器输出结构。例PAL168 算术选通反馈结构。例PAL16A4
s n 输入 O 输出 与阵列 (可编程) 或阵列 （固定） k O0~O(s-1) I0~I(n-1) l P0 ~P(k-1) IO 输出 IO0~IO(l-1) l 8.4.1 组合 PAL器件 组合PAL 的基本结构框图
s s IO 输出 n IO0 ~IO(s-1) k 与阵列 (可编程) 或阵列 （固定） 输入 l 输出 寄存 器组 l X 0 ~X(n-1) P0 ~P(k-1) 寄存器输出 O0 ~O(l -1) CLK OE l O0 ~O(l -1) 8.4.2 时序 PAL 器件 时序PAL 的基本结构框图
8.5 通用逻辑阵列概述(GAL)Generic Array Logic 一、工艺上的改进 高速电可擦除CMOS(Electrically Erasable Comple- mentary Metal-Oxide Semiconductor (E2CMOS) 特点： ⑴ 可测试性 ⑵ 低功耗，使集成度更高 ⑶ 速度不低于其他TTL可编程器件 ⑷ 可重复编程100次以上。
二、结构上的的改进通用性 ⑴ 每个输出端增加了一个逻辑输出宏单元(OLMC——Output Logic Macro Cell) ⑵ 加密 通常，一片GAL芯片可代替4~10片中、小规模数字集成电路，用来实现各种复杂的逻辑功能。
