第六章

1. 第六章 总线系统

2. 6.1 单机系统的总线结构 6.1.1 总线的基本概念 总线：它是构成计算机系统的互连结构，是多个系统功能部件之间进行数据传送的公共通路。 一个单处理器系统中的总线，大致可分为三类： （1）内部总线： CPU内部连接各寄存器及运算部件之间的总线。 （2）系统总线： CPU同计算机系统的其他高速功能部件，如乘、除法器、通道等互相连接的总线。 （3） I /O总线： 中、低速I / O设备之间互相连接的总线。

3. 1. 总线的特性： （1）物理特性：它是指总线的物理连接方式，包括总线的根数，总线的插头、插座的形状，引脚线的排列方式等等。 （2）功能特性：它描述总线中每一根线的功能。 （3）电气特性：电气特性定义每一根线上信号的传递方向及有效电平范围。 （4）时间特性：时间特性定义了每根线在什么时间有效。也就是说，只有规定了总线上个信号有效的时序关系，CPU才能正确无误地使用。

4. 2. 总线的标准化 相同的指令系统，相同的功能，各不同厂家生产的各功能部件，若要实现相同功能部件互换，必须遵守相同的系统总线的要求。这就是系统总线的标准化问题。 微机中用的总线有：ISA、EISA、MCA、PCI。 （1）ISA（Industry Standard Architecture) 工业标准体系结构，也称PC/XT总线:1981年，它是针对8088设计的，8位总线，后来扩充为16位。 （2）EISA（Extension Industry Standard Architecture)扩展的工业标准体系结构：与老的IBM PC系列机兼容，总线支持多个总线主控器，加强了DMA功能。增加了突发方式传输，是一种32位标准总线。

5. （3）PCI：Intel公司推出。与VL—BUS不同，PCI在CPU和外设间插入一个复杂的管理层（称为PCI桥）。与微处理器无关，并在高时钟频率下保持最高的性能。支持了3—4个扩展槽。支持32/64位数据传送。（3）PCI：Intel公司推出。与VL—BUS不同，PCI在CPU和外设间插入一个复杂的管理层（称为PCI桥）。与微处理器无关，并在高时钟频率下保持最高的性能。支持了3—4个扩展槽。支持32/64位数据传送。 总 线 性 能 比 较

6. 它定义为总线本身所能达到的最高传输速度，单位是兆字节每秒（MB/S）。它定义为总线本身所能达到的最高传输速度，单位是兆字节每秒（MB/S）。 总线带宽： 总线带宽会受到 总线布线长度、总线驱动器/接收器性能、连接总线上的模块数等因素的影响。 例题：（1）某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHz，求总线带宽是多少？（2）如果一个总线周期中并行传送64位数据，总线时钟频率升为66MHz，求总线带宽是多少？ 解： （1）设总线带宽用 Dr 表示，总线时钟周期用T=1/f表示，一个总线正确传送的数据量用D表示，根据定义可得： Dr=D/T=D*f=4B*33*106s=132MB/s （2）64位=8B， Dr=D*f= 8B*66*106s=528MB/s

7. 3.通用串行总线USB（Universal Serial Bus) USB是由Intel 提出的一种新型接口标准，目前是主流规范。USB接口就是为解决现行PC与周边设备的通用连接而设计的。 USB的几大特点： ①可连接：键盘、鼠标、扫描仪、数字音箱、Modem、数码相机。 ②可支持功能传递：用户只需要为支持USB标准的设备准备一个USB接口即可使外设相互连接成串。 ③即插即用功能 ④USB可以树状结构连接127个几乎目前所有的外部设备。 ⑤最大数据传输速率为12Mbps。 ⑥支持多数据流。 ⑦支持多个设备并行操作。 ⑧支持自动处理错误并进行恢复。 ⑨支持设备热插拔。

8. 6.1.2 总线的连接方式 CPU与外设之间的连接由“接口”部件来完成，大多数总线都是以相同方式构成的，不同之处是：总线的线数目不同和控制线的功能不同。总线的连接方式对计算机系统的性能有十分重要的作用。 单总线结构 双总线结构 三总线结构 单机系统中采用的总线有三种类型：

9. 1.单总线结构： 特点：简单、易扩展、速度慢。 CPU 主存 设备 适配器 设备 适配器 单总线结构示意图

10. 2.双总线结构： 特点：简单、易扩展、速度比单总线结构快。增加了硬件开销。 系统总线 存储总线 CPU 主存 I/O 适配器 设备 适配器 … 双总线结构示意图

11. 处理机总线 主存 当前计算机通常采用多总线结构 CPU 二总线结构 4B~8B 32MHz 扩展总线 控制线路 8.33MHz 1 , 2 , 4 B ISA / EISA I/O设备1 I/O设备2 . . . . .

12. 3.三总线结构： 特点：效率高、硬件结构复杂、一般用在大中型机中。 系统总线 存储总线 CPU 主存 IOP （通道） 三总线结构示意图 … I/O 适配器 I/O 适配器

13. 三总线结构 处理机总线 主存 CPU 66MHz 4B~8B - PCI桥 33MHz 4B PCI BUS 接快速设备 I/O设备3 I/O设备4 扩展总线 控制线路 8.33MHz 1 , 2 , 4 B ISA / EISA 接慢速设备 I/O设备1 I/O设备2 . . . . .

14. CPU-cache模块 存储器模块 I/O 适配器 总线 控制器 数据传送总线（地址、数据、控制线） 主板 仲裁总线 中断和同步总线 公用线 当代总线的内部结构

15. 6.1.3 总线结构对计算机系统性能的影响 1. 最大存储容量 单总线结构：地址总线与最大存储容量有一定的影响。内存与外设用同一个地址线。 双总线结构：内存地址与外设地址出现在不同总线上，存储容量不会受外围设备多少影响。 2. 指令系统 单总线结构：访问内存和I/O传送却使用相同的操作码，或者说使用相同的指令，但它们使用不同的地址。 双总线结构：CPU对内存总线和系统总线必须有不同的指令系统。

16. 3.吞吐量： 它是指流入、处理和流出系统的信息的速率。它主要取决于主存的存取周期和并行读出的位数。 由于上述原因，采用双端口存储器可以增加主存的有效速度,可以更多的信息从内存输入输出。 三总线系统中，CPU的一部分功能下放给通道，有通道对外围设备统一管理并实现外围设备与内存之间的数据传送，因而系统的吞吐能力比单总线系统强。

17. Pentium计算机主板总线结构图 Socket 7 插座 Pentium CPU CPU总线 北桥 芯片可选 120脚 南桥 PCI总线 鼠标 62脚（长槽） 键盘 36脚（短槽） ISA总线

18. SDR/DDR内存总线 AGP总线 MCLK HCLK PCLK PCI总线 ATA33/66/100 SMBUS 网络 外围设备控制器 6 USB GPIO ACPI LPC Apollo Pro266芯片组架构框图

19. 6.2 总线接口 6.2.1 信息的传送方式 数字计算机使用二进制数，她们或用电位的高、低表示，或用脉冲的有、无表示。 串行传送 并行传送 传输信息基本有四种方式： 并、串行传送 分时传送

20. 1. 串行传送 特点：只有一条传输线，且采用脉冲串行传送。 发送部件 接收部件 传送数据 并-串 变换 串-并 变换 0000 0101 位时间 T2 T3 T4 T5 T6 T7 T8 T1 低位 高位 传送脉冲 1 0 1 0 0 0 0 0 串行传送

21. 2. 并行传送 特点：适应于短距离传送，数据传送快，成本高。 发送 部件 接收 部件 高位 1 0 1 0 1 1 0 0 低位 并行传送

22. 3. 并串行传送 先传8 位，再传8 位。 高8位 高8位 8 位 低8位 低8位 并串行传送 4.分时传送 分时传送有两种概念： ①采用总线复用方式，某个传输线上既传送地址信息，又传送数据信息。 ②共享总线的部件分时使用总线。

23. 6.2.2 接口的概念 接口：设备之间通过总线进行连接的逻辑部件，连接两部件的“转换器”叫做接口。 CPU 接 口 外围 设备 地址线 控制状态线 数据线 外围设备的连接方式

24. 典型的接口通常具有如下功能： ①控制：它靠程序的指令信息来控制外围设备的动作。 ②缓冲：补偿各种设备在速度上的差异。 ③状态：它监视外围设备的工作状态并保存状态信息。 ④转换：它可以完成任何要求的数据转换。 ⑤整理：它可以修改字计数器或当前内存地址寄存器。 ⑥程序中断：外设向软件请求某种动作时，接口即发出一个中断信号。 一是系统总线的接口 一个适配器必须有两个接口： 二是和外设的接口

25. 6.3 总线的仲裁、定时和数据传送模式6.3.1 总线的仲裁 连接到总线上的功能模块有主动和被动两种形态。主方可以启动一个总线周期，从方只能响应主方的请求。每次总线操作，只能有一个主方占用总线控制权，但同一时间里可以有一个或多个从方。 对多个设备提出的占用总线请求，一般采用优先级或公平策略进行仲裁。 主方持续控制总线的时间称为总线占用期。 按照总线仲裁电路的位置不同，仲裁方式分为集中式仲裁和分布式仲裁两类。

26. 1、集中式仲裁 集中式仲裁中每个功能模块有两条线连到中央制裁器：一条是送往制裁器的总线请求信号线 BR，一条是仲裁器送出的总线授权信号线 BG。 链式查询方式； 计数器定时查询方式； 独立请求方式。 集中式仲裁又可分为：

27. ⑴链式查询方式 优点：简单，几根线就可以实现优先次序总线控制，易 扩充。 缺点：对询问链的电路故障很敏感。 D 中央仲裁器 A BS BR 设备接口 0 设备接口1 设备接口n BG 链式查询方式

28. ⑵计数器定时查询方式 计数器定时查询方式:定时依次核查哪个设备发出了请 求信号。 优点：优先次序可以方便地改变。 中央仲裁器 设备地址 BS BR 设备接口0 设备接口1 设备接口n 计数器定时查询方式

29. ⑶独立请求方式 独立请求方式：每一个共享总线的设备均有自己的一对总线请求BRn和总线同意BGj 。 优点：响应速度快，对优先次序的控制相当灵活。 中央仲裁器 BGn BRn BG1 BR1 BG0 BR0 设备接口0 设备接口1 设备接口n 计数器定时查询方式

30. 2、分布式仲裁 分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。 当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。 总线上 比 如果仲裁总线上的号大 则它的总线请求不予响应，并撤消它的仲裁号。 总线上 最后，获胜者的仲裁号保留在仲裁总线上。 显然，分布式仲裁是以优先级仲裁策略为基础。

31. 6.3.2 总线的定时 所谓定时：是指事件出现在总线上的时序关系。 同步定时 数据传送过程中通常采用以下两种定时方式： 异步定时 （1）同步定时 总线时钟 启动信号 读命令 地址线 地址 数据线 数据 认可 同步通信：采用一个公共的时针信号进行同步 这种方式称为同步通信。 在同步协议中，事件出现在总线上的时刻有总线时钟信号来确定。

32. 同步通信 总线时钟 地址和方式信息 数据 总线周期 特点： ①采用公共时钟； ②每个功能模块什么时候发送或接收信息都由统一时针规定； ③传输率较高； ④适用于总线长度较短，各部件存取时间较接近的情况。

33. （2）异步定时 在异步定时协议中，后一事件出现在总线上的时刻取决与前一事件的出现，即建立在应答式或互锁机制基础上。 读命令 地址线 地址 数据线 数据 主同步（MSYN） 从同步（SSYN） 异步时序（全互锁方式） 数据

34. （3）同步定时与异步定时的优缺点： ①同步定时协议 优点是采用公共时钟，具有较高的传输率。 但由于总线必须按最慢的模块来设计公共时钟，当各功能模块存取时间相差很大时，会大大损失总线效率。 ②异步定时协议 优点是总线周期长度可变，不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块都能连接到同一总线上。 异步定时增加了总线的复杂性和成本。

35. 6.4.1 多总线结构 6.4 PCI 总线 PCI 是一个与处理器无关的高速外围设备总线，又是至关重要的层间总线。它采用同步时序协议和集中式仲裁策略，并具有自动配置能力。 PCI 总线结构图，也是高档 PC 机和服务器的主板总线框图。如下图：

36. 主存 控制器 处理器/cache 处理器/cache 主存 HOST总线 主设备 目标设备 RAM 目标设备 I/O PCI设备 PCI设备 HOST桥 PCI总线 PCI/LAGACY总线桥 PCI/PCI桥 LAGACY总线 PCI总线 （ISA、EISA、 MCA、。。。 ） LAGACY 设备 LAGACY 设备 PCI设备 PCI设备 PCI 总线结构框图

37. 上图中，整个系统有三种不同的总线： （1）HOST 总线 CPU 总线、系统总线、主存总线等多种名称。 （2）PCI 总线 在 PCI 总线体系结构中有三种桥，桥的功能是： ①它连接两条总线，使彼此间相互通信； ②桥又是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。 ③PCI 总线的基本传输机制是猝发式传送，利用桥可以实现总线间的猝发式传送。桥的作用可使所有的存取都按CPU的需要出现在总线上。 ④由上可见，以桥连接实现的PCI总线结构具有很好的扩充性和兼容性，允许多条总线并行工作。 （3）LAGACY 总线 ISA、EISA、MCA 等性能较低的总线

38. 6.5 ISA 总线和Futurebus+总线 6.5.1 ISA 总线 ISA 总线的时钟频率典型值为8.33MHz 。 6.5.2 Futurebus+总线 Futurebus+总线标准是VME国际贸易协会、IEEE微处理机标准委员会等团体以及来自公司、大学的专家们协作下开发的。 Futurebus+总线是迄今为止最复杂的总线标准，能支持64位地址空间，64位、128位、256位数据传输，为下一代的多处理机系统提供了一个稳定的平台。