1 / 12

ATLAS 実験における Fast TracKer (FTK) の開発研究 ~ A Hardware Tracking Trigger at LVL1.5 ~

ATLAS 実験における Fast TracKer (FTK) の開発研究 ~ A Hardware Tracking Trigger at LVL1.5 ~. 寄田浩平 For ATLAS-FTK Group 早稲田大学理工学術院 (ATLAS-Institute: U of Chicago) JPS @立教大学 On March 29th, 2009. FTK の概要. > ATLAS Upgrade Project (Not strictly linked to phase X upgrade)

jenski
Download Presentation

ATLAS 実験における Fast TracKer (FTK) の開発研究 ~ A Hardware Tracking Trigger at LVL1.5 ~

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. ATLAS実験におけるFast TracKer (FTK) の開発研究~ A Hardware Tracking Trigger at LVL1.5 ~ 寄田浩平 For ATLAS-FTK Group 早稲田大学理工学術院 (ATLAS-Institute: U of Chicago) JPS@立教大学 On March 29th, 2009

  2. FTKの概要 > ATLAS Upgrade Project (Not strictly linked to phase X upgrade) - LHCのHigh Luminosity Runに向けて(Target Year: ~2012) - 2008年3月にR&Dは正式承認されている。(開発期間1年延長)。 - 現在、研究開発を進めると共にTDRを執筆中、1年以内に提出予定。 > 参加研究機関 - U of Chicago, Harvard Univ、Illinois Univ.(米国) - INFN Pisa、Rome, Frascati (イタリア) - [早稲田大学(日本)] から実働は10人以下、、。 > FTK:HardwareTracking Trigger System @ “LVL1.5” - Pixel/SCTからのヒット情報から飛跡を再構成。(Standalone) - On LVL1 Accept, 質の良いTrackをLVL2にできるだけ早く(<1ms)供給 - CDFのSilicon Vertex Trigger(SVT)の発展版 - 極めて困難なことは承知 → 新しい領域への一つの挑戦!

  3. Calo Muon Pixel/SCT 2nd output LVL1 Trigger 1st output Full Pixel/SCT Hits received @ 50KHz~100KHz ROD ROD ROD FTK ROB ROB ROB High quality track (PT > ~2 GeV) Not only RoI RoI LVL2 CPU Farm LVL1.5とは? 【模式図】 Very Low Impact on current DAQ No Tracking info. for LVL1 decision! L2の初段階、1ms以内で 質の良いトラックを供給 * L2 DeadTime は、 L1Rate x T(L2-Decision)で成長! Basically, no change needed in LVL2

  4. 構築、挿入、運転の予定 FTKの利点: → >1034でも5年以上安定 したデータ供給と変化しうる   物理課題への柔軟な対応 →Phase IIのDelayへの保障 (ほとんどのHW Upgrade ProjectはPhaseIIを意識) →sLHCへの貢献、繋がり   → FTKをUpgradableに     作るのも重要な研究     課題の一つ(未着手)。 FTK挿入目標 Phase I Upgrade Phase II SLHC 2024 20232022 2021 2020 2019 2018 2017 2016 2015 2014 2013 2012 2011 2010 Collimator ←1x1034

  5. Pixel/SCT FTKの内部構成(概念図)  LVL1 Rate : 50-100KHz # of readout lines/DF # of region (sector,crate) # of hits/event  # of DFs  # of cluster/event RODs ←VME完成 イメージ *これはCDF のSVTです。 S-link DF DF DF LVDS-link • Size of SuperStrip & Required coverage •  Size of Pattern Bank • and # of AM boards * それぞれのステージで I/Oの数やボードの数、 そのスペックを様々な角度 から決定する必要性。 DO DO AM DO Roads Road+Hits # of TF, performance of RW-HW. Fitting time per/track. 1) # of tracks/event 2) # of roads/track 3) # of combination/road  Total # of fit/event = 1) x 2) x 3) Rate for fit (LVL1 x N of fit/event) → 現在はシステム全体の 最適化の段階であり、ボード、 チップの開発と共に、FTKSim (Athenaで走らせることも可能) と呼ばれるSimulationToolで 開発がされている段階。 RW-HW TF Track data ROBIN

  6. FTKで重要な事、難しい事 → 決めるべき要素: - Region: 検出器の区切り方(Crateの数) - Sector: 第1パターン認識 (Moduleの組合せ) - SS Size: パターン認識→Pattern Bankのサイズ - Constant Quality: Track Fittingの質 1.Signal Efficiency 2.Fake Rate 3.Resolution 4.Physics Impact 最も重要な要素はプロセス時間(Timing)! Given a certain design/spec.,clock,,, TProcess=F(Nhits, Nclusters, Nfits, …) Given a certain design/spec.,clock, TProcess=F(Nhits, Nclusters, Nfits, …) Event毎のTiming Pixel/SCTHit Bottleneck部分の洗い出し ルミノシティー依存性を検証 現行HLTとの比較 最適化するための反復 システムデザインに反映(変更) * しかし、現状はシステムデザインも未だ議論中かつ“実データ”もない! → ハードウェアシミュレーションもできない → 信頼性と現実味に欠ける。 → 第一段階: CDFのSVTを用い、方法論の検証と実行性を確認。

  7. 6 electrical barrels Z Silicon Vertex Trigger (SVT) @ CDF 30°

  8. SVT Timing Calculation x 12 phi sectors Hit Finders raw data from SVX front end COT tracks fromXTRP Merger 2 AM++ AMSRW road’s hits roads Final merger hits TF++ 12 fibers Ghost buster tracks hits L2 SVT RX hits HB++ tracks Xs Xs Xs Xs Xs Xs Xs AMSRW Hits EE TF in Time L1A SVX hit HF hit GB EE TF out AMSRW Roads EE

  9. SVT Timing の簡単なモデル wedge wedge T= a*Max(Nhit)+b*Max(Nfit)+c > /Hit loading time: 30-45ns >/Fit execution time: 25-300ns などなど、、、(詳細省) Measured (data) Predicted 単純なモデルでも、重要なパラメータ をおさえれば、ヒット数、フィット数など の関数で実データを再現可能なことが わかった。 特にTiming分布の平均、幅、Tailの 特性とそのルミノシティー依存性を深く 理解する必要がある。 ←BAD! ←GOOD! 今後はより詳細化して、いくつか のアルゴリズを検証する予定。 → FTKに応用する。 SVT Mean = 20~25μs * FTKの目標は数百μs (<1ms)

  10. 現状のパフォーマンス、問題点など Impact Parameter Resolution Impact Parameter Single μ Sample No Pileup but RH WH Sample @10^34 FTK: σ=~90μm IPAT: σ=~70μm ー FTK ー IPAT ←20μm Caveat ! Very Preliminary - Studies still underway ! 問題点: SCTモジュールにGeometrical なオーバーラップがあるため、同じ層内 でも二つのモジュールにヒットがある。  → パターンのサイズが増える。  → 一つの飛跡に対して、ふたつ以上の    パターン認識がされる。 *これらを抑えるアルゴリズムが必要。

  11. 物理へのインパクトの例を一つだけ > 信号: bbH/Aの場合 4jet Triggerの閾値(e.g. 50,70,100GeV) が高いため、低い(< ~ 200GeV)質量の Higgsのピークが消される! → 終状態は4つのb quark jetを含むため、FTKが供給するトラックの 情報から早い段階(LVL2の頭)で同定が可能となる。 → Et閾値を下げて(55→30GeV@LVL1)、b jet tagの要請付加で回復! そのほかにも、Electron/gamma/muonなどに適用したときの 改良度合いをみたいが、ただ単に手が回っていない状況。

  12. 纏めと今後の課題 > FTKは質の高いトラックをLVL2のはじめ1ms以内で供給 - LVL1閾値を下げることが可能。 - LVL2のPC farmはもっと洗練されたアルゴリズムを使える! - RoI以外のオブジェクトの利用の可能性。 > 新現象の性質解明は様々なチャンネルで見ないと× → bjetやτのようなあまり綺麗でない事象もとても大事になる。 > b jet/τのみならず、FTKの情報はe/γ/μにも利用可能 → 単純に、トリガーロジックにFTKの情報を入れ込んで、DAQの質が悪くなるわけない! 今後の予定 > FTK Timing study用のソフトウェア開発 → デザインの最適化を行う。 > TDRを仕上げる(なるべく早く。一年以内)。 → 現行のHLTのトラッキングと比較し、FTKによる恩恵を定量化、説得。 → If Approved → そこから3年後(2012年内)のコミッショニングを目指す。 → その後はFTKの力をフルに利用した物理解析が可能! 2018年頃のsLHCへ向けた増強計画に対して、IntermediateUpgrade Project として開発構築し、第一段階のHigh Luminosity(~1034)に備えることが重要。

More Related