微电子技术新进展 西安理工大学 电子工程系 高 勇

1. 微电子技术新进展 西安理工大学 电子工程系 高 勇

2. 内容简介 • 微电子技术历史简要回顾 • 微电子技术发展方向 • 增大晶圆尺寸和缩小特征尺寸面临的挑战和几个关键技术 • 集成电路(IC)发展成为系统芯片(SOC) 可编程器件可能取代专用集成电路（ASIC） • 微电子技术与其它领域相结合将产生新产业和学科

3. C EEI 集成电路发明50年 • 1952年5月，英国科学家G. W. A. Dummer第一次提出了集成电路的设想 • 1958年以德克萨斯仪器公司的科学家基尔比(Clair Kilby)为首的研究小组研制出了世界上第一块集成电路，并于1959年公布。

4. C EEI 获得2000年Nobel物理奖 1958年第一块集成电路： TI公司的Kilby，12个器件，Ge晶片

5. The Moore’s Law

6. 微电子技术是50年来发展最快的技术 Moore’s Law: Quantitative

7. C EEI 世界上第一台计算机 第一台通用电子计算机：ENIAC 1946年2月14日 Moore School，Univ. of Pennsylvania 18,000个电子管70000个电阻、10000个电容器以及6000个继电器 组成。 大小：长24m，宽6m，高2.5m 速度：5000次/sec；重量：30吨； 功率：140KW；平均无故障运行时间：7min

8. C EEI 微处理器的发展 4044 1982年286微处理器 13.4万个晶体管 频率6MHz、8MHz、10MHz和12.5MHz 1971年第一个 微处理器4004 2000多个晶体管 10μm的PMOS工艺 Intel 386 8088 • 1985年10月 • 32 Bit • 27.5万晶体管 • 16到32 MHz • 1µm • 1979年3月 • 16 Bit • 2.9万晶体管 • 5到8MHz • 1.5µm

9. C EEI Pentium Intel 486 • 1989年4月 • 25到50 MHz • 1-0.8µm • 32 Bit • 120万晶体管 • 1993年3月 • 32 Bit • 310万晶体管 • 60到166 MHz • 0.8µm

10. P6 (Pentium Pro) in 1996 150 to 200 MHz clock rate 196 mm**2 5500K transistors (external cache) 0.35 micron 4 layers metal 3.3volt VDD >20W typical power Dissipation 387 pins

11. C EEI ·1999年2月，英特尔推出Pentium III处理器，整合950万个晶体管，0.25μm工艺制造 ·2002年1月推出的Pentium 4处理器，其整合5500万个晶体管，采用0.13μm工艺生产 2002年8月13日，英特尔开始90nm制程的突破，业内首次在生产中采用应变硅；2005年顺利过渡到了65nm工艺。

12. 2007年英特尔推出45nm正式量产工艺，45nm技术是全新的技术，可以让摩尔定律至少再服役10年。2007年英特尔推出45nm正式量产工艺，45nm技术是全新的技术，可以让摩尔定律至少再服役10年。

13. 多核微处理器

14. AMD四核“Barcelona”处理器 采用300mm晶圆， 45纳米技术制造

15. 二、微电子技术的主要发展方向(1) 电子信息类产品的开发明显出现了两个特点： (1)开发产品的复杂程度激增; (2)开发产品的上市时限紧迫（TTM) 集成电路在电子销售额中的份额逐年提高 已进入后PC时代 • 计算机（PC)-----Computer • 通讯（Cell Telephone )---Communication • 消费类电子(汽车电子）---Consumption

16. 二、微电子技术的主要发展方向(2) • 集成电路追求目标3G(G=109)---3T(T=1012) 存储量（GB—TByte） 速度（GHz—THz)、 数据传输率(Gbps-Tbps, bits per second) 三个主要发展方向： • 继续增大晶圆尺寸和缩小特征尺寸 • 集成电路(IC)将发展成为系统芯片(SOC) 可编程器件可能取代专用集成电路（ASIC） • 微电子技术与其它领域相结合将产生新产业和新学科

17. 增大晶圆尺寸

18. C EEI 集成电路制造工艺

19. 大生产的硅片直径已经从200mm转入300mm。 2015年左右有可能出现400mm--450mm直径的硅片。 Single die Wafer Going up to 12” (300mm)

20. C EEI 缩小器件的特征尺寸 集成电路最主要的特征参数的设计规则从1959年以来40年间缩小了140倍。而平均晶体管价格降低了107倍。 特征尺寸：10微米-1.0微米-0.8µ（亚微米 ）→半微米 0.5 µ→深亚微米 0.35µ, 0.25µ, 0.18µ, 0.13µ → 纳米90 nm →65 nm → 45nm

22. 微电子技术面临的挑战和关键技术 （1）继续增大晶圆尺寸 （2）Sub-100nm光刻技术 （3）互连线技术 （4）新器件结构与新材料

24. INCREASE OF WAFER DIAMETER

25. COMPARISON OF PRODUCTION COSTS(Cu/Low-K 65 nm)

26. 第一个关键技术：Sub-100nm光刻

27. 193nm（immersion) 光刻技术成为 Sub-100nm(90nm-32/22nm)工艺的功臣

29. 新的一代曝光技术？

30. 第二个关键技术：多层互连技术 ·传统的铝互联（电导率低、易加工） ·铜互连首先在0.25/0.18µm技术中使用 ·在0.13µm以后，铜互连与低介电常数绝缘材料共同使用（预测可缩到20nm） ·高速铜质接头和新型低-k介质材料,探索碳纳米管等替代材料

31. 器件及互连线延迟 4 3.5 器件内部延迟 3 2厘米连线延迟 2.5 （bottom layer） 延迟值(ns) 2 2厘米连线延迟 1.5 （top layer） 2厘米连线延迟约束 1 0.5 0 1997 1999 2001 2003 2006 2009

32. 互连技术与器件特征尺寸的缩小

34. 第三个关键技术:新器件与新材料 • 新型器件结构-高性能、低功耗晶体管 • FinFET • NanoElectronic Device • 新型材料体系 • SOI材料 • 应变硅 • 高K介质 • 金属栅电极

35. 5 • Electrostatics  Double Gate • - Retain gate control over channel • - Minimize OFF-state drain-source leakage • Transport  High Mobility Channel • - High mobility/injection velocity • - High drive current for low intrinsic delay • Parasitics  Schottky S/D • - Reduced extrinsic resistance • 4. Gate leakage  High-K Dielectrics • - Reduced power consumption • 5. Gate depletion  Metal Gate 4 3 1 2 BULK Challenges to CMOS Device Scaling • Si CMOS is expected to dominate for at least the next 10 - 15 years • while scaling of traditional FETs is expected to slow in the next 5-10 years, so finding ways to add function and improve performance of future IC's with new materials and device structures is crucial.

36. SOI(Silicon-On-Insulator）绝缘衬底上的硅技术

37. QUASI-PLANAR SOI FinFET

38. 10 nm GATE LENGTH FinFET

39. 随着t gate的缩小，栅泄漏电流呈指数性增长 G S D 超薄栅 氧化层 直接隧穿的泄漏电流 栅氧化层的势垒 大量的 晶体管 tgate 栅氧化层厚度小于 3nm后 栅介质的限制 传统的栅结构 硅化物 重掺杂多晶硅 SiO2 经验关系: L  T ox Xj1/3

40. 90nm→65nm工艺：栅极栅介质已经缩小到1.2nm了 （约等于5个原子厚度）栅极栅介质太薄，就会造成漏电电流穿透

41. 在45nm工艺中采用High－K＋金属栅极晶体管 使摩尔定律得到了延伸（可以到35nm、25nm工艺）

42. Molecular Devices Carbon Nanotube (CNT) DNA IC Single electron transistor (SET) Spintronics NANOELECTRONIC DEVICE OPTIONS Which can replace Si CMOS? Targets: Lower cost Less power consumption Higher performance

43. SOC System On A Chip 集成电路走向系统芯片

44. 微米级工艺 • 基于晶体管级互连 • 主流CAD：图形编辑 Vdd A B Out 七十年代的集成电路设计

45. 亚微米级工艺 • 依赖工艺 • 基于标准单元互连 • 主流CAD:门阵列 • 标准单元 集成电路芯片 八十年代的电子系统设计 系统 L2 PE IO MEM • PCB集成 • 工艺无关 Math Graphics Bus Controller

46. PCI Interface I/O Interface VRAM ProcessorCore DSP Processor Core Glue Glue Motion Graphics MPEG • 深亚微米、超深亚 • 微米级工艺 • 基于IP复用 • 主流CAD：软硬件协 • 同设计 SCSI LAN Interface MEMORY Cache/SRAM or even DRAM Encryption/ Decryption EISA Interface 世纪之交的系统设计 SYSTEM-ON-A-CHIP

47. 集成电路走向系统芯片 • SOC与IC的设计原理是不同的，它是微电子设计领域的一场革命。 • SOC是从整个系统的角度出发，把处理机制、模型算法、软件（特别是芯片上的操作系统-嵌入式的操作系统）、芯片结构、各层次电路直至器件的设计紧密结合起来，在单个芯片上完成整个系统的功能。它的设计必须从系统行为级开始自顶向下（Top-Down）。

48. SOC主要三个关键支持技术 • 软、硬件的协同设计技术 面向不同系统的软件和硬件的功能划分理论（Functional Partition Theory）。硬件和软件更加紧密结合不仅是SOC的重要特点，也是21世纪IT业发展的一大趋势。 • IP模块库的复用技术 IP模块有三种： 软核----主要是功能描述； 固核----主要为结构设计； 硬核----基于工艺的物理设计，与工艺相关，并经过工艺验证的。其中以硬核使用价值最高。CMOS的CPU、DRAM、SRAM、E2PROM和快闪存储器以及A/D、D/A等都可以成为硬核。 • 模块界面间的综合分析技术 主要包括IP模块间的胶联逻辑技术和IP模块综合分析及其实现技术等。

49. 现场可编程门阵列 (FPGA)替代 专用集成电路（ASIC） 用可编程逻辑技术把整个系统放到一块硅片上，称作SOPC。 “整个市场都认为这是半导体的未来。”

50. MEMS技术和生物信息技术将成为下一代半导体主流技术MEMS技术和生物信息技术将成为下一代半导体主流技术 • MEMS技术将微电子技术和精密机械加工技术相互融合，实现了微电子与机械融为一体的系统。从广义上讲，MEMS是指集微型传感器、微型执行器、信号处理和控制电路、接口电路、通信系统以及电源于一体的微机电系统。 • 微电子与生物技术紧密结合的以DNA芯片等为代表的生物工程芯片将是21世纪微电子领域的另一个热点和新的经济增长点。  • 采用微电子加工技术，在指甲盖大小的硅片上制作含有多达10-20万种DNA基因片段的芯片。芯片可在极短的时间内检测或发现遗传基因的变化。对遗传学研究、疾病诊断、疾病治疗和预防、转基因工程等具有极其重要作用。