山东广播电视大学

山东广播电视大学 《计算机电路基础》（一）第七章授课人：夏少波（计算机与通信学院） Tel :6512165 Email: xshaobo@sdtvu.com.cn

第七章存储器和可编程逻辑器件 第一节：随机存取存储器第二节：只读存储器第三节：可编程逻辑阵列第四节：本章教学要求第五节：本章的考试题型及往届考题分析

第一节：随机存取存储器⑴ 随机存取存储器（RAM——Random Access Memory）：是电子计算机中的重要部件，它能够存储数据、指令和中间结果等。这里的“存取”是指“写入”和“读出”的意思。当RAM不进行读或写操作时，RAM保存它所存储的信息，因此，RAM具有记忆作用，属于时序逻辑电路。应当指出，当电源切断时，RAM中保存的信息将会丢失，故RAM是挥发性（易失性）存储器。

第一节：随机存取存储器⑵ 7.1.1 RAM的结构和参数 RAM器件是按字存储信息的，一个字中所含的位数是由具体的RAM器件决定的，可以是4位、8位、16位和32位等。每个字是按地址存取的，也就是说，按地址对RAM进行读和写操作的。即先按地址选中要进行读或写操作的字，再对找到的字进行读或写操作。比如：存储器好比一座宿舍楼，地址对应着房间号，字对应着房间内住的人。

片选(CS) 地址码 n位 2n位 m位 m位地址译码器存储单元矩阵读写电路数据I/O端读/写(R/W) 第一节：随机存取存储器⑶ 上图是RAM的方框图，图中地址码为n位，经地址译码器变成2n位选择线（或称字选线）。通常为了节省器件的引脚数目，数据的输入输出端口公用相同的引脚（I/O）。上图中，每个字为m位。对RAM的读写操作常称为对RAM的访问。

片选(CS) 地址码 n位 2n位 m位 m位地址译码器存储单元矩阵读写电路数据I/O端读/写(R/W) 第一节：随机存取存储器⑷ RAM的容量由地址码的位数n，和字的位数m决定。对于n位地址码，m位字长的RAM，其内含2n×m个存储单元，称为2n字×m位的RAM。例如：n=10，m=4，其容量为210×4=1024字×4位。通常为了表示方便，简称1024 字（字节）为1K字、 2048 字为2K字等。

第一节：随机存取存储器⑸ ⑴RAM的时间参数主要有：读取时间和读写周期。读取时间反映了从RAM中读出信息所需的等待时间；读写周期则反映了两次连续访问RAM所需的最小时间间隔。 ⑵RAM的容量和工作速度是其最主要的参数。 ⑶RAM目前主要是MOS型器件，按照其存储单元类型又分为：静态RAM（SRAM）和动态RAM（DRAM）。

UDD • 右图所示为一个CMOS静态存储单元，图中T1和T5管构成一个反相器，T2和T6管构成另一个反相器。两个反相器交叉耦合构成了一个具有两个稳态的电路（Q、Q） T5 T6 • • T3 T4 • • Q • • Q • • T1 T2 • • 1位线 0位线字线 CMOS静态存储单元第一节：随机存取存储器⑹ 1、静态RAM（SRAM）

UDD 当Q=1、Q=0时，表示存了个1；反之当Q=0、Q=1时，表示存了个0； • T5 T6 • • T3 T4 • • Q • • Q • • T1 T2 • • 1位线 0位线字线第一节：随机存取存储器⑺ T3和T4管为两个NMOS传输门，存储单元通过它们和数据位线（简称位线）相连。 T3和T4的栅极接到同一字选择线（简称字线）上，以控制存储单元是否被选中。 CMOS静态存储单元

UDD • T5 T6 • • T3 T4 • • Q • • Q • • T1 T2 • • 1位线 0位线字线 CMOS静态存储单元第一节：随机存取存储器⑻ 维持状态：字选择线为低电平，T3和T4管截止，存储单元与位线断开，存储单元的状态保持不变。选中状态：字选择线为高电平，T3和T4管导通，此时通过位线对该单元进行读出或写入操作。读出时就是将位线上的状态传出即可；而写入则是在两条位线上放置相应的电位。

• 字选线 • T1 • C C0 数据线第一节：随机存取存储器⑼ 2、动态RAM（DRAM）右图所示为单管动态存储单元，它是由一个MOS管T1和一个存储电容C组成。 MOS管T1实际是一个传输门，当字选线为0时，T1管截止，利用存储电容C上是否存有电荷来代表存储的数据是1还是0。单管动态存储单元

• 字选线 • T1 • C C0 数据线单管动态存储单元第一节：随机存取存储器⑽ 工作原理：①当字选线为1时，T1管导通，可通过数据线将信息存储在电容C上（充电或放电），实现了写操作。而读出时，T1管导通，存储电容C和C0数据线上的分布电容并联，C和C0上的电荷重新分配。判断C0内电荷的微小变化，即可读出C上相应的数据。C上的数据应定时刷新，

• 字选线 • T1 • C C0 数据线单管动态存储单元第一节：随机存取存储器⑾ 工作原理：②当存储器处于维持状态时，存储电容上的电荷会泄漏掉，需要及时对数据进行再生（即重写，又称刷新）需要定期刷新是动态RAM的缺点，这给使用带来了不方便；但容量大、功耗低是动态RAM的突出优点。

地址码A0~A9 • • CS 片 1 片 2 片 16 • • • • • • • • • • • • I/O 2 I/O 1 I/O 16 第一节：随机存取存储器⑿ 7.1.2 RAM的容量扩展常用的RAM容量的扩展方法有：位扩展、字扩展和字位扩展三种形式。 1、位扩展：典型实例如下图所示。 16片1024字×1位的RAM构成1024字×16位的RAM

A0~A9 • A10 片 1 片 2 CS CS 1 I/O 1~4 第一节：随机存取存储器⒀ 2、字扩展：典型实例如下图所示。它利用两片1024字×4位的RAM器件构成2048字×4位的RAM。这时是利用地址码的最高位A10控制RAM器件的片选CS端，以决定哪一片RAM工作。地址码的低A0~A9并联接到两片RAM的地址输入端。两片RAM的数据输入/输出端（I/O1~4）按位对应地并联使用。

综上所述：⑴位扩展的连接方法十分简单，只需将各片的地址输入端、R/W、CS端分别并联起来即可。综上所述：⑴位扩展的连接方法十分简单，只需将各片的地址输入端、R/W、CS端分别并联起来即可。 ⑵字扩展的连接方法：就是将数据端（三态）、R/W、地址输入端分别并联起来；用高位地址输入码的不同状态控制各片的CS端，使高位代码的每一种取值下仅有一片被选中。第一节：随机存取存储器⒁ ⑶字位扩展的连接较复杂，（见P234页了解）

第二节：只读存储器⑴ 只读存储器（ROM—Read Only Memory）在工作时，只能进行读出操作，而不能进行写入操作。当给定一个地址后，便可在它的数据输出端得到一个事先在其内部存入的数据。 ROM的方框图与RAM类似，主要由地址译码器、存储单元矩阵和输出电路。ROM将RAM的读写电路改为输出电路；此外ROM的存储单元也较简单，不再是记忆元件，而是一些开关元件（如：二极管、MOS管、熔丝等）。

第二节：只读存储器⑵ ROM存入数据的工作：就是将作为存储单元的开关元件设置成接通状态或断开状态。由于ROM有存储单元简单的特点，使ROM的集成度高，且具有不挥发性（不易失性），即当供电电源切断时，ROM中存储的信息不会丢失。 ROM存入数据的过程称为对ROM的编程。根据编程方式的不同，可将ROM分为三类：内容固定的、一次性编程的、和可多次编程的ROM等等。

DA A B • F DB RO 4KΩ 二极管或门第二节：只读存储器⑶ 7.2.1 或门和或非门电路 ROM的存储单元矩阵本质上是一个或门的矩阵。所以，首先介绍或门和或非门电路。 1、二极管或门电路：如右所示。当A、B中有一个为高电位+3V时，输出F就为高电位；只有当A、B都为低电位时，输出F才为低电位。

2、NMOS或非门：如右所示。图中各MOS管均为增强型NMOS管。T1和T2管称为驱动管；T3管称为负载管。 T3的栅极接到电源UDD上，故该管始终导通。且T3管的导通电阻至少大于T1或T2管导通电阻的十倍。所以， T1和T2管只要有一个导通（A、B至少有一个高电位），输出就是低电位。即： UDD • • F T3 • A B T2 T1 • NMOS或非门电路第二节：只读存储器⑷

UCC • A B T2 T1 • • F RL 三极管或门电路第二节：只读存储器⑸ 3、双极性晶体管或门：如右所示。图中负载电阻RL接到T1和T2管的发射极； T1和T2管工作于射极跟随器的工作方式。当输入A、B有一个为高电位UH时，相应的三极管T1或T2便导通，时输出F为高电位。故：

第二节：只读存储器⑹ 7.2.2 内容固定的只读存储器在半导体器件厂生产固定的ROM时，根据ROM的存储内容，设计相应的“掩模”。这种按特制掩模做成的ROM产品，其存储内容不能改变。内容固定的ROM适用于生产批量很大的产品，如：汉字库、函数表等等。下面，我们看一个4字×4位的二极管ROM的例子。

AB • • • • W3 A AB • • • • • • • W2 地址译码器 AB • • • W1 • • • • B A B • • • • • W0 • • D1 D2 D3 D4 RL RL RL RL 第二节：只读存储器⑺ 对每一个地址码(字线),输出一个4位的字。如：地址码AB为11（W3）时，即W3为高电平，字线 4字×4位二极管ROM 数据线则D1D2D3D4=1011

AB W3 • • • W2 AB • 字线 • • W1 • AB W0 • • A B 数据线 D1 D2 D3 D4 ROM阵列结构示意图第二节：只读存储器⑻ 上述存储矩阵可用右面的结构示意图来表示。若把地址码视为自变量，输出数据视为因变量。则ROM相当于存储了一个组合逻辑函数的真值表。因此，ROM属于组合逻辑电路。地址译码器相当于一个与门的阵列；存储矩阵相当于一个或门的阵列。每一位输出数据对应着一个二极管或门。即：

AB W3 • • • W2 AB • 字线 • • W1 • AB W0 • • A B 数据线 D1 D2 D3 D4 ROM阵列结构示意图第二节：只读存储器⑼ 综上所述：由右图可写出如下表达式。又称为“熔丝图”

第二节：只读存储器⑽ 7.2.3 可编程只读存储器可编程只读存储器（PROM—Programmable ROM）只能由用户进行一次编程，这类器件在产品出厂时，所有的存储单元均为“0”（或均为“1”），使用者根据需要将其中某些单元改为“1”（或者改为“0”）。 PROM编程需在专门的编程器上进行，且一旦器件被编程，其内容就不能再更改。另外，前面介绍的ROM阵列结构示意图常称为编程的“熔丝图”。

第二节：只读存储器⑾ 7.2.4 可抹可编程只读存储器可抹可编程只读存储器（EPROM—Erasable Programmable ROM）或称可再编程只读存储器（ RPROM）。是可以进行多次改写的只读存储器，通过紫外光的照射，可将EPROM存储的内容擦除（约需10~20分钟），然后用编程器再重新写入新的信息。 EPROM的存储单元由浮栅雪崩注入型MOS管构成的。

第二节：只读存储器⑿ 7.2.5 电抹可编程只读存储器电抹可编程只读存储器（EEPROM—Electrically Erasable Programmable ROM）（或称E2PROM）。也是可以进行多次改写的只读存储器，但不需紫外光的照射，可通过电压信号较快地对存储的内容擦除并改写。尽管E2PROM的擦除速度较快，但擦除和编程（写入）时间仍需数十毫秒以上。因此，正常情况下， E2PROM仍工作在只读状态。

第二节：只读存储器⒀ 7.2.6 闪速存储器闪速存储器（Flash Memory）是新型的可以进行多次改写的只读存储器，它与E2PROM 都是电抹可编程的，但擦除器件中信息的时间比E2PROM短的多；且容量也比E2PROM大。

第三节：可编程逻辑器件⑴ 7.3.1 可编程阵列逻辑可编程逻辑器件（PLD—Programmable Logic Device）:从编程的方式上可分为掩模编程（Mask Program）和现场编程（Field Program）。前者由半导体器件厂按用户要求进行编程；后者由用户在工作现场进行编程。前述的PROM,EPROM和EEPROM都是属于用户编程的逻辑器件，它们可实现组合逻辑函数，其与阵（即地址译码器）是不可编程的，或阵（即存储矩阵）是可编程的，ROM储存了组合逻辑的真值表，或者说，ROM按标准的与——或表达式（最小项表达式）编程。

第三节：可编程逻辑器件⑵ 按照最简与——或表达式编程的器件叫做可编逻辑阵列（PLA—Programmable Logic Array）: 它的与阵和或阵都是可编程的。可编的与阵和或阵主要是或非门构成的矩阵。 与阵可编而或阵不可编的器件叫做可编阵列逻辑（PAL—Programmable Array Logic ）:编程时，按照需要将与阵中的某些熔丝烧断，也就是说，编程是按“熔丝图”进行的。可编阵列逻辑（PAL）:编程时，其熔丝一旦烧断便不能恢复，故PAL是一次性编程的器件，并且需在专门的编成器上进行编程。

1 • A • & ≥1 & 1 • B • 第三节：可编程逻辑器件⑶ PAL编程是按“熔丝图”进行的，下图示出了实现“异或”函数的熔丝图，图中“×”表示熔丝保留，而无“×”的交点表示熔丝烧断。实现异或门的熔丝图由组合逻辑电路和触发器可构成时序电路。因此，带有触发器的PAL可实现时序电路。

第三节：可编程逻辑器件⑷ 7.3.2 通用阵列逻辑通用逻辑器件（GAL—Generic Array Logic ）:是CMOS工艺的、可多次编程的器件。它像PAL一样，有一个可编程的与阵和一个不可编程的或阵。但为了通用，GAL在或阵之后接一个输出逻辑宏单元（OLMC——Output Logic Macro Cell），通过对OLMC的编程，可实现不同的输出模式（组合电路型输出模式、寄存器型输出模式），从而，构成多种组合电路或时序电路。

第三节：可编程逻辑器件⑸ *7.3.3 复杂的PLD 复杂的PLD （CPLD—Complex PLD）:它的每一个逻辑单元类似一个GAL，利用连续式的连线结构把各个逻辑单元连接在一起，形成一个器件。可进行多次编程。 *7.3.4 现场可编程门阵列现场可编程门阵列（EPGA—Field Programmable Gate Array）:顾名思义，它是一种可以现场进行编程的“门阵列” （门阵列原是一种掩模编程的数字集成电路）。 EPGA和CPLD可通称为大容量的PLD。

第三节：可编程逻辑器件⑹ 7.3.5 PLD的编程方式前面讨论的PAL、GAL、CPLD和FPGA是按结构分类的，并且介绍过它们的编程方式，同一种结构类型的器件，例如FPGA，可以用“反熔丝元件”、静态RAM或EEPROM等几种不同的方案进行现场编程。但无论哪种编程方式，都是对PLD内部各连接点进行接通或断开的设置。PLD按编程方式分为两大类：一类是一次性编程（OTP）的，另一类是可多次编程的PLD。

第三节：可编程逻辑器件⑺ 可多次编程PLD的编程信息存储在器件中用以控制器件内部连线关系的EPROM、EEPROM、FLASH存储器或SRAM中。目前，基于EPROM的PLD已不多见。 ⑴基于EEPROM和FLASH存储器的PLD可编程100次以上，其优点是系统断电后，编程信息不丢失。这类器件又分为：在编程器上编程的PLD和在系统编程（ISP）的PLD。ISP的优点是，可现将器件焊到印制板，再通过电缆进行编程。调试和维修方便。

第三节：可编程逻辑器件⑻ ⑵基于SRAM的PLD的缺点是：编程信息在系统断电时丢失。每次上电时，需从器件外部的EEPROM、EPROM或计算机的软、硬盘中将编程信息写入PLD内的SRAM中。这类PLD的优点是：可进行任意次数的编程，并可在工作中（On The Fly）快速编程，实现板级和系统级的动态配置，因而称为在线重配置（ICR——In Circuit Reconfigurable）的PLD或可重配置硬件（RHP——Reconfigurable Hardware Product）。

设计输入（图形或文本方式） 编译适配功能仿真（前仿真）定时仿真（后仿真）器件编程第三节：可编程逻辑器件⑼ 7.3.6 PLD的开发过程 PLD的开发工作多在PC机上完成的，当然，也可在各种工作平台上进行。开发过程主要包括如下几个步骤：

第七章教学要求 1、掌握RAM的概念，及其内部组成。 2、掌握静态SRAM和动态DRAM的区别。 3、掌握扩充RAM容量的常用方法。 4、掌握ROM的概念，及其内部组成。 5、掌握ROM、PROM、EPROM、E2PROM的概念及其区别。

第七章教学要求 6、掌握可编逻辑阵列PLA与可编阵列逻辑PAL的区别。 7、了解通用逻辑器件GAL的概念。 8、了解PLD的编程方式及其开发过程。

填空图：一般1个小题，占2分 选择题：一般1个小题，占2分简答题：一般无，占0分分析计算题：0个小题，占0分第七章在期末考试中一般占2~4分第七章在期末考试中的题型

2000—2001期末考试（填空题占2分） 10.PAL的与阵列是可编程的，或阵列一般是__________________的。固定

2000—2001期末考试（选择题占2分） D 10. EPROM是指_______________。 A. 随机读写存储器 B. 只读存储器 C. 不可擦除式读存储器D.可擦可编程的只读存储器

2000—2001期末补考（填空题占0分） 无

2000——2001期末补考（选择题占2分） A • 10.可编程阵列逻辑器件(PAL)_______________。 • 其与阵列可编，而或阵列不可编 • 其与阵列不可编，而或阵列可编 • C. 其与阵列可编，且或阵列可编

2001——2002期末考试（填空题占2分） 10.PROM的与阵列是固定的，或阵列一般是__________________的。可编程

2001——2002期末考试（选择题占2分） 9. 在图2.9所示的ROM中，其输出F的表达式为_______________。 A

2001——2002期末考试（选择题占2分） • 10. 信息可随时写入或读出，断电后信息立即全部消失的存储器是__________________。 • ROM • RAM • PROM B

2001——2002期末补考（填空题占4分） 10. FPLA的与阵列是可编程的，或阵列一般是__________________的。可编程

2001——2002期末补考（填空题占2分） 10. 在图2.10所示的ROM中，其输出F的表达式为F= __________________。 C

山东广播电视大学

山东广播电视大学

Presentation Transcript