1 / 25

MC68HC08 系列单片机 时钟发生模块及锁相环频率合成器

MC68HC08 系列单片机 时钟发生模块及锁相环频率合成器. Tsinghua Motorola MCU&DSP Application Center. 2002.1. 时钟发生模块特点： 引入锁相环频率合成器 降低了外接晶振的频率 输出频率可以软件编程，提高了灵活性. 时钟发生模块结构示意图. 晶振电路： 为系统集成模块和 A/D 转换器等提供时钟 为锁相环频率合成器提供参考信号. 锁相环频率合成器 通过频率合成技术产生系统需要的时钟信号. 时钟选择电路 选择系统时钟的来源. 三个基本部件组成：鉴相器，环路滤波器和压控振荡器。.

iona
Download Presentation

MC68HC08 系列单片机 时钟发生模块及锁相环频率合成器

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. MC68HC08系列单片机 时钟发生模块及锁相环频率合成器 Tsinghua Motorola MCU&DSP Application Center 2002.1

  2. 时钟发生模块特点： • 引入锁相环频率合成器 • 降低了外接晶振的频率 • 输出频率可以软件编程，提高了灵活性

  3. 时钟发生模块结构示意图

  4. 晶振电路： • 为系统集成模块和A/D转换器等提供时钟 • 为锁相环频率合成器提供参考信号 • 锁相环频率合成器 • 通过频率合成技术产生系统需要的时钟信号 • 时钟选择电路 • 选择系统时钟的来源

  5. 三个基本部件组成：鉴相器，环路滤波器和压控振荡器。三个基本部件组成：鉴相器，环路滤波器和压控振荡器。 • 鉴相器的输出信号 是输入信号 和压控振 荡器输出信号 之间相位差的函数。 • PLL基本原理： • 经环路滤波器滤波（也可能包括放大），滤除 高频分量后，成为压控振荡器的控制电压 。 • 在 的作用下，压控振荡器输出信号的频率将发 生相应变化并反馈到鉴相器。最后进入稳定状态。

  6. 鉴相器 （PD） • 常用的鉴相器有以下几类：数字鉴相器、模拟相乘器、抽样鉴相器和鉴频鉴相器等。 式中， 为输入信号 的瞬时相位； 为压控振荡器输出信号 的瞬时相位。

  7. 锁相环路中的滤波器是线性低通滤波器，它主要有两个功能：锁相环路中的滤波器是线性低通滤波器，它主要有两个功能： • 第一，滤除误差信号中的高频分量； • 第二，为锁相环路提供一个短期的记忆，如果系统由于瞬时噪 • 声而失锁，可确保锁相环路迅速重新捕获信号。 • 环路滤波器 （LF ） • 环路滤波器由线性元件，电阻、电容和运算放大器组成。 • 环路滤波器采用的电路结构不同时，传递函数的阶数不同。 • 锁相环路中，通常采用一阶滤波器电路。 • 有时需要较强地抑制鉴相器输出中的交流分量时，也采用高阶 • 滤波电路。

  8. 在PLL中，压控振荡器是在外加控制电压 的作用下， • 输出信号频率按一定规律变化的振荡电路。 • 压控振荡器 (VCO) • 压控振荡器的一般特性如下图 所示。它的振荡频率与控制 • 电压的关系可表示为： 式中， 称压控振荡器的中心 角频率或自由振荡频率，即控制 电压 = 0时的振荡频率。 表示频率随电压 变化的函数关系。 0

  9. (单环）锁相环频率合成器结构图 当系统达到稳定状态（锁定）后，各信号满足如下关系： ƒo = N • ƒf = N • ƒr

  10. 时钟发生模块系统结构图

  11. 时钟发生电路的外部引脚 时钟发生电路的外部连接图

  12. 时钟发生模块的晶振电路 晶振电路结构图

  13. PLL电路模块图

  14. PLL电路的获取模式和跟踪模式 • 获取模式：适用于PLL电路的启动过程的不稳定状态，或当有强烈的噪声，VCO电路严重偏离了工作频率的情况下 。 • 跟踪模式：适用于 VCO电路的稳定状态，仅对输出信号频率做小范围的调整，此时电路响应速度最快，可以对相位变化快速响应，但同时噪声容限也降低了。 • 一般用户可以设置自动模式，此时系统自动选择工作模式。

  15. 时钟发生模块的寄存器（1） • 与时钟发生模块相关的有以下寄存器： • PLL控制寄存器PCTL • PLL带宽控制寄存器PBWC • PLL反馈分频高字节寄存器PMSH • PLL反馈分频低字节寄存器PMSL • PLL VCO范围选择寄存器PMRS • PLL预分频因子寄存器PMDS

  16. 时钟发生模块的寄存器（2） • PLL控制寄存器PCTL • PLL带宽控制寄存器PBWC

  17. 时钟发生模块的寄存器（3） • PLL反馈分频高字节寄存器（PMSH） • PLL反馈分频低字节寄存器（PMSL）

  18. 时钟发生模块的寄存器（3） • PLL VCO范围选择寄存器（PMRS） • PLL预考分频因子寄存器（PMDS）

  19. PLL电路参数计算 ƒVCLK=(2p×N/R)× ƒRCLK ƒBUS＝ƒVCLK/4 ƒVRS =（L×2E）ƒNOM 其中E的取值如下：

  20. 程序中的操作步骤： • 在PLL控制寄存器PCTL的PRE位中，设定分频因子P • 在PLL控制寄存器PCTL的VPR位中，设定压控振荡器指数因子E • 在PLL反馈分频寄存器PMSL和PMSH中，设定N • 在PLL VCO范围选择寄存器PMRS中，设定参数L • 在预分频因子寄存器PMDS中设定预分频因子R。

  21. 总线频率与参数值表

  22. PLL实际应用举例 要求：通过软件编程，将系统PLL初始化为2.4576MHz 条件：外接晶振的频率为32.768kHz

  23. 定义头文件（相关寄存器的定义） PCTL EQU $0036 B_PLLON EQU 5 B_BCS EQU 4 PBWC EQU $0037 B_AUTO EQU 7 B_LOCK EQU 6 PMSH EQU $0038 PMSL EQU $0039 PMRS EQU $003a PMDS EQU $003b

  24. 主要程序代码 MIRR_PMSH dB $01 MIRR_PMSL dB $2c MIRR_PMRS dB $80 MIRR_PMDS dB $01 CLR PCTL ；设置PCTL，关闭中断 MOV #$01，PCTL ；设置P＝0 E＝1 LDA MIRR_PMSH ；设置反馈分频器高位（参数N） STA PMSH LDA MIRR_PMSL； ；设置反馈分频器低位（参数N） STA PMSL LDA MIRR_PMRS ；设定L参数 STA PMRS LDA MIRR_PMDS ；设定R参数 STA PMDS BSET B_PLLON，PCTL ；启动VCO时钟 BSET B_AUTO，PBWC ；设置工作模式自动 BRCLR B_LOCK,PBWC,* ；等待PLL稳定 BSET B_BCS， PCTL ；选择PLL信号为系统时钟源

  25. 谢谢大家！

More Related