本章的重点： 1 ．时序逻辑电路在电路结构和逻辑功能上的特点，以及逻辑功能的描述方法； 2 ．同步时序逻辑电路的分析方法和设计方法； 3 ．常用的中规模集成时序逻辑电路器件的应用。 本章的难点：

1. 第五章 时序逻辑电路 本章的重点： 1．时序逻辑电路在电路结构和逻辑功能上的特点，以及逻辑功能的描述方法； 2．同步时序逻辑电路的分析方法和设计方法； 3．常用的中规模集成时序逻辑电路器件的应用。 本章的难点： 本章难点是同步时序逻辑电路的分析方法和设计方法。同步时序逻辑电路的分析方法和设计方法既是本章的一个难点，又是一个重点。这些方法不仅适用于用中小规模器件设计时序逻辑电路，而且也是第八章中使用可编程逻辑器件设计时序逻辑电路所必须具备的基础知识。

2. 第五章 时序逻辑电路 一、定义：任一时刻电路的稳定输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。 结构上的特点： 1. 必须包含存储器，通常还包含组合电路； 2.存储器的输出状态必须反馈到组合电路的输入端。 第一节 概述 CP ai bi ci-1(Q)si ci(D) 0 a0 b0 0 s0 c0 1 a1 b1 c0 s1 c1 2 a2 b2 c1 s2 c2 由此可归纳出时序电路的框图： …

3. 外部输入 状态用ql q1表示。 … … 二 、时序电路的框图 原状态: 状态变量 外部输出 新状态： 三、描述其逻辑功能的方程组 输出方程 状态方程 驱动方程

4. 四、时序电路的分类 同步时序逻辑电路；异步时序逻辑电路。 同步时序逻辑电路：电路中所有触发器状态的变化都在同一 时钟信号的同一边沿发生。 按电路中触发器的动作特点可分为： 异步时序逻辑电路：不满足同步时序逻辑电路的条件。 • 不在同一时钟边沿翻转； • 没有时钟信号。 按输出信号的特点分，可分为米利型（Mealy）和 穆尔型（Moore）两种。 米利型：输出信号与电路的状态和输入变量都有关。 穆尔型：输出信号只取决于电路的状态。（电路可能没有输入信号）。

5. 五、本章重点 包括同步和异步时序电路，以同步电路为重点 • 时序电路的分析； • 时序电路的设计； • 常用电路。 只要求同步电路的设计；包括计数器和串行数据检测器 包括寄存器和计数器

6. J1= Q3Q2 K2= Q1 Q3 要求： 逻辑图 逻辑功能 第二节 同步时序电路的分析方法 例1：分析七进制递增计数器。 第1步：求驱动方程和输出方程 K1= 1 解： 驱动方程 J2= Q1 分析：必须求出三组方程: 输出方程、驱动方程、 状态方程。 J3= Q2Q1 K3= Q2 Y = Q3Q2 输出方程:

7. 第2步：求状态方程 Qn+1=J Qn + K Qn J1= Q3Q2 K2= Q1 Q3 方法：将驱动方程代入所用触发器的特性方程。 省略表示原状态的n： K1= 1 J2= Q1 J3= Q2Q1 K3= Q2 为了更直观的描述时序电路的功能，还要引进新的描述方法。如：状态转换表、状态转换图、时序图（波形图）。

8. 第3步：求状态转换表 X 注意Q端顺序和X,Y的标法 第4步: 求状态转换图 有时还要画电路的工作波形图，也叫时序图。

9. 第5步： 求时序图

10. 例2：分析图示有输入信号的时序电路： 解： 第1步:驱动方程、输出方程 可称为次态卡诺图 第3步：状态转换表 第2步：状态方程

11. 第四步：状态转换图 分析：这是一个可控计数器。当A=0时，是加法计数器，其状态由00递增到11，再从00开始；当A=1时，是减法计数器，其状态由11递减到00，再从11开始。

12. （一） 寄存器 功能：寄存二值代码。 第三节 若干常用时序逻辑电路 构成：用各种结构的触发器均可实现。 一、寄存器和移位寄存器 下面分析CC4076的功能：

13. 功能表： cp ENA+ ENB LDA+ LDB Q0 RD 1 × × × 高 阻 0 0 × × 0 0 1 1 D0 0 1 0 Q0 清零 置数 保持

14. 应用：数据的串行—并行转换、数值运算以及数据处理等。应用：数据的串行—并行转换、数值运算以及数据处理等。 （二）移位寄存器 构成：各种主—从结构、边沿结构的触发器。以D触发器最方便。 分类：右移、左移、双向。 1.右移 连接方程： Di = Qi-1 功能：存储的代码能够在移位脉冲的作用下依次左移或右移。

15. 连接方程： Di = Qi-1 连接方程： DI = S QI-1 + S QI+1 2.左移 连接方程： Di = Qi+1 3.双向 S=1 右移， S=0 左移。

16. 4.集成移位寄存器—74LS194A 工作模式控制 异步清零

17. （三）扩展与应用 例如: 用两片74LS194A连成8位双向移位寄存器。 • 扩展

18. 应用举例——数值运算 置数 右移 Y =8M+2N

19. 按触发器翻转情况分类 二、计数器 1.功能：对输入的时钟脉冲进行计数。 2.分类： 按计数器中数字增减分类 同步、异步； （一）同步计数器 加法（递增）、减法、可逆（加/减）； 按计数器中数字编码分类 二进制、二—十进制、任意进制。 3.参数： 模：一个工作循环包含的状态数。也称为进制。 1.二进制计数器 ——模为二的整数次幂。 构成：一般用T触发器。 下面以四位二进制加法计数器为例，研究分析方法。而减法和可逆计数器只作一般介绍。

20. 第1步：驱动方程，输出方程 =Q0 Q1 =Q0Q1 Q2 =Q0Q1 Q2 Q3 T0=1 T1=Q0 C=Q3Q2Q1Q0 T2=Q0Q1 T3=Q0Q1Q2 第2步：状态方程 第三步：状态转换表 见下页。

21. Q0n+1=Q0 Q1n+1=Q0 Q1 Q1n+1=Q0Q1 Q2 Q2n+1=Q0Q1 Q2 Q3n+1=Q0Q1Q2 Q3

22. 第4步：状态转换图 第5步：时序图 应用： 分频器。 Q0为2分频;Q1为4分频；Q2为8分频；Q3和C为16分频。

23. 同步预置数 中规模集成4位同步二进制计数器74161 异步清零 数据输入 工作状态控制 74LS162,74LS163等是同步清零方式

24. 用T’触发器构成——CC4520 Q0=1时，CP可通过 Q0Q1=1时，CP可通过 Q0Q1Q2=1时，CP可通过 特点：通过控制时钟信号的有无来控制触发器的翻转。

25. 使用T 触发器，控制信号均来自前级的 端。 Q 同步二进制减法计数器 (i=1,2…n-1) 同理，也可以用控制时钟信号的方法，用T’触发器来构成。CC14526就是这样一种电路。

26. ——74LS191 加/减控制端 二进制加/减计数器（可逆计数器） a.单时钟式（加/减控制式） 将加和减计数器的驱动方程组合起来，就得到可逆计数器的驱动方程。 异步置数 电路的时序图请参阅图5.3.18。

27. b.双时钟式 ——74LS193 异步置数 异步清零

28. 功能：模为十的计数器。 重点介绍加法计数器。减法和可逆计数器情况与二进制计数器类似。 2.十进制计数器 加法计数器 C=Q3Q0

29. 无效状态 无效状态 状态转换表 有效循环 状态转换图 • 由于有十个状态循环，故称为十进制计数器。 • 由于六个无效状态都可以在时钟信号作用下进入有效循环，故称为可自启动的计数器。

30. c 0 t 5分频 时序图 10分频 74LS160 其各输入端的功能与74LS161完全相同。

31. 减法计数器

32. 可逆计数器 74LS190是加减控制式. 3.任意进制计数器 可用触发器设计；也可用中规模计数器构成——后面将单独介绍。

33. CPi=Qi-1 CP0=cp • 加法计数器 （二）异步计数器 构成：用T/触发器； 特点：当Qi-1有下降沿时，Qi翻转。 Q2Q1Q0 000 001 010 011 1.二进制计数器 111 110 101 100 与同步计数器比，具有如下特点： * 电路简单； * 速度慢； 常见MSI有：74LS293、74LS393、74HC393——4位； CC4024（7位）、CC4040(12位)、CC4060(14位).

34. 特点：前级 端接后级CP端。 • 减法计数器 利用上升沿翻转的触发器也可构成加法和减法计数器。请同学自行分析。

35. 2.十进制计数器 第一步：驱动方程，输出方程 时钟方程 CP 以十进制计数器为例介绍异步时序电路的分析方法。 特点：步骤与同步电路相同，区别在于要随时注意各触发器的时钟信号。 第二步：状态方程 CP0=CP CP1=Q0 CP2=Q1 CP3=Q0 C=Q3Q0

36. CP 第三步：状态表 第四步：状态图

37. 74LS290 简介 置9 端：S9 1·S9 2 = 1时，状态置为1001 (9). 置0 端：S0 1·S0 2 = 1时，状态置为0000 (0). 时钟由CP1输入时，为五进制计数器。 时钟由CP0输入时，将Q0与CP1相连，为十进制计数器。 异步置9端 二—五—十进制计数器 异步置0端 等效为这样

38. 有的器件 端是异步工作的 (1) 用 端清零——异步置零法； (2) 用 端清零——同步置零法； (3) 用 端置数——同步置数法； ——如何用MSI计数器构成任意进制计数器。 设已知MSI计数器的模为N,要构成的任意进制计数器的模为M。 （三） 任意计数器的构成方法 方法：1.用门（一般为与非门）译出对应状态S1; 2.再清零或置数——具体操作分三种情况： 同步置零法 用状态图解释上述三种方法： 异步置零法 同步置数法

39. 缺点：置零不可靠 ※ M<N 的情况1.异步置零法——利用 端 例：利用74160构成六进制计数器。(M=6,N=10) 方法：用与非 门译出状态M。 此线被切断 若不接Q0和Q3，则状态图中无效状态转换情况有变化。

40. 特点： 用基本RSFF锁存G1门的低电平信号。下面 用波形图来说明（忽略74160的延迟时间） CP G1 Q 状态 5 6 0 1 • 改进电路 可作进位输出 低电平时间等于CP高电平时间

41. 1 置9 2.同步置零法——利用 端 译4 方法：译出状态M-1 。 3.同步置数法——利用 端 注意： • 若包含状态1001，则C端有进位输出； • 若欲译状态1001，则在C端接非门即可。

42. 方法：用多片N进制计数器连成模大于M的计数器，再用上述三种方法连成M进制计数器。也可由M=M1*M2，先构成M1、M2进制计数器，再进行级联。方法：用多片N进制计数器连成模大于M的计数器，再用上述三种方法连成M进制计数器。也可由M=M1*M2，先构成M1、M2进制计数器，再进行级联。 ※ 若M>N如何处理 注意此处连接方式 1.并行进位法——同步工作方式 两级间连接方法

43. 2.串行进位法——异步工作方式 注意非门的使用

44. 译码的状态仍为M 用RD端整体置零 例如：29进制计数器。 G1、G2门均可作为进位输出 用LD端整体置数 仍为29进制计数器（置0法）

45. 1 M1=10 ，M2= 6 , M=60 。注意两种进位方式。 用M=M1*M2级联的方法

46. 以移位寄存器为基础，通过修改反馈逻辑，构成计数器。以移位寄存器为基础，通过修改反馈逻辑，构成计数器。 （四）移位寄存器型计数器 0001 1000 0011 1001 主循环 0110 1100 0010 0100 0111 1011 0000 0101 1.环形计数器 主循环 1111 1110 1101 1010 特点： 1. 模等于触发器 个数，即 N = n 。 2. 不需译码。 3. 不能自起动。

47. 解决自启动的方法： 或非门的输入不包括最右面触发器Q端。

48. 2. 扭环形计数器 有效循环 无效循环 特点： 1.模等于触发器个数的2倍------ N = 2 n； 2.不能自启动； 3.需要译码，但电路简单，且无竞争冒险。

49. 解决自启动的方法： 在D0驱动方程中或一个与项，使有效循环保持、无效循环被切断： D0= Q3 + P . Q2Q3 00 01 11 10 Q0Q1 00 1 0 0 P=Q0Q1Q2Q3 Q0 n+1= Q3 + Q1Q2 01 0 =Q3 Q1Q2 11 1 0 1 10 1 P=Q1 Q2 可用约束项化简P式 K图中空格代表约束项。 1 无效循环 有效循环 Q0n+1K图

50. 译码方法 Q2Q3 00 01 11 10 Q0Q1 00 1 01 Y1 = Q0 Q1 Y5 = Q0 Q1 11 Y2 = Q1 Q2 Y6 = Q1 Q2 10 Y3 = Q2 Q3 Y7 = Q2Q3 Y0 = Q0 Q3 以0000状态为例： 同理： Y4 = Q0 Q3 0000状态（译码为Y0）的K图