1 / 92

数字电子技术基础实验

数字电子技术基础实验. 赵建华副教授 电信学院. 西安工业大学. 目 录. 1.1 门电路逻辑功能及其应用 1.2 组合电路研究 1.3 编码、译码与显示 1.4 译码器和数据选择器 1.5 触发器及其应用 1.6 计数器及其应用 1.7 555 定时器及其应用. 1.1 门电路逻辑功能及其应用. 一、实验目的 1. 熟悉 TTL 门电路的外形、逻辑功能，掌握测试方法。 2. 熟悉集电极开路门的逻辑功能及使用特点，掌握 RL 的计算方法。 3. 熟悉电子技术学习机的数字电路部分及双踪示波器的使用方法。

idania
Download Presentation

数字电子技术基础实验

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 数字电子技术基础实验 赵建华副教授 电信学院 西安工业大学

  2. 目 录 • 1.1 门电路逻辑功能及其应用 • 1.2 组合电路研究 • 1.3 编码、译码与显示 • 1.4 译码器和数据选择器 • 1.5 触发器及其应用 • 1.6 计数器及其应用 • 1.7 555定时器及其应用

  3. 1.1 门电路逻辑功能及其应用 一、实验目的 1.熟悉TTL门电路的外形、逻辑功能，掌握测试方法。 2.熟悉集电极开路门的逻辑功能及使用特点，掌握RL的计算方法。 3.熟悉电子技术学习机的数字电路部分及双踪示波器的使用方法。 二、实验原理 1．如图2.9.1所示，TTL与非门当所有输入端全部为高电平时，输出为低电平；当输入端任何一个接低电平时，输出为高电平，从而实现与非功能。

  4. 2. 集电极开路门（简称OC门），它工作时必须外接负载电阻RL，若把两个OC门输出端连接在一起，通过公共电阻RL 接到电源（如图2.9.2所示），就可实现“线与”的功能， 即 负载电阻RL的计算：

  5. 假定有N个OC门并联去驱动有m个输入端的n个与非门，如图2.9.3所示。当所有的OC门都截止，即其输入端均为“0”时，输出电压Vo为高电平。为保证输出高电平不低于规定值，RL不能太大（见图2.9.3），其计算公式为：假定有N个OC门并联去驱动有m个输入端的n个与非门，如图2.9.3所示。当所有的OC门都截止，即其输入端均为“0”时，输出电压Vo为高电平。为保证输出高电平不低于规定值，RL不能太大（见图2.9.3），其计算公式为： 式中VOH min为规定的产品高电平下限值（VOH min≥2.4V）,IOH为OC门输出管截止时的漏电流，TTL电路约为50μA，IIH是负载门的高电平输入电流，TTL电路的IIH约为40μA。 当任何一个OC门处于导通状态，即输入为高电平，输出为低电平，在最不利情况下，所有电流全部流入唯一的一个导通门，为使输出低电平低于规定值，从而得出RL的最小允许值，其计算公式为

  6. 式中VOLmax为规定的产品低电平上限值，约为0.4V，IIL为负载门的输入短路电流，约为1.4mA ,IOL是OC门所允许的最大负载电流（通常取IOL≥15mA）。 OC门的应用主要是：组成“线与”完成某些特定的逻辑功能；实现逻辑电平转移。 三、实验内容与步骤 1．测试门电路逻辑功能 （1）.将四2输入与非门74LS00一只插入面包板，按图2.9.1接线，输入端接S1、S2（电平开关输出插口），输出端接直流电压表或电平显示发光二极管。 （2）.将电平开关按表2.9.1置位，分别测输出电压输入输出 ABY电压（v） 0 0 0 1 1 0 1 1 及逻辑状态，验证输出与输 入变量是否符合“与非”关系。

  7. 2．测试门电路传输特性 按图2.9.4接线，调RW，用电压表量测当VI分别为0.3V、0.6V、1V、 1.3V、1.4V、1.5V、2V、3V时对应的VO值。填入表2.9.2中，并画出传输特性曲线。

  8. 3．逻辑电路的逻辑关系 (1) 用74LS00按图2.9.5接线，将输入、输出的逻辑关系填入表2.9.3中

  9. （2）写出上面电路的逻辑表达式。 3．利用与非门控制输出 用与非门按图2.9.6接线，S接任一电平开关，用示波器观察S对输出脉冲的控制作用。

  10. 4．OC门的“线与”功能测试 按图2.9.2接线，A、B、C、D分别接至逻辑开关K1、K2、K3、K4的插孔中， 按照逻辑图，有 把A、B、C、D的16种组合列出真值表，再用实验测定L，并填入表2.9.4中 表2.9.4 四、实验设备及仪器 1．电子技术学习机一台 2．多用信号发生器一台 3．双踪示波器一台 4．万用表一块 5．器件：74LS00，74LS03，74LS04各一片，电阻100Ω一只，电位器10KΩ一只

  11. 五、预习要求 1．阅读附录,了解电子技术学习机(数字部分)和双踪示波器的使用方法。 2．复习TTL与非门和OC门的工作原理。 3. 按照”线与”功能把表4中的理论值填入表中。 六、实验报告与要求 1．记录全部实验波形和数值结果,并进行分析。 2．RLmax与RLmin的理论计算值与实测值有无差异？为什么？ 七、思考题 1．OC门有无负载情况下,其高、低输出电平与TTL与非门有无差异?为什么？ 2．OC门是如何用于电平转换电路的？

  12. 1.2 组合电路研究 一、实验目的 1.掌握分析组合逻辑电路功能的方法，并用实验验证。 2.学习排除逻辑电路简单故障的方法。 一、实验原理 分析组合逻辑电路的目的是为了确定已知电路的逻辑功能，其步骤大致如下： （1）由逻辑图写出各输出端的逻辑表达式。 （2）化简和变换各逻辑表达式; （3）列出真值表； （4）根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。

  13. A L1 B L2 图2.10.1 例如试分析图2.10.1所示逻辑电路的功能。

  14. （1）写出输出的逻辑表达式 （2）化简和变换 （3）列出真值表，如表2.10.1所示

  15. （4）由表2.10.1可知，L1相当于半加器的各数，L2相当于半加器的进位数。故，图2.10.1是半加器。（4）由表2.10.1可知，L1相当于半加器的各数，L2相当于半加器的进位数。故，图2.10.1是半加器。 组合逻辑电路的功能也可通过实验来确定，通常有静态分析法和动态分析法，静态分析法是用逻辑开关依次输入逻辑变量的各种组合值，用电平指示灯来显示其逻辑函数值（灯亮表示“1”、灯灭表示“0”）。将记录结果与理论分析的真值进行比较。 在确认理论分析的真值表是正确的情况下，如发现实验观察记录与真值表不符时，由说明实验电路连线有错误，就逐级仔细检查，直到观察记录与真值表相符为止。 三.实验内容及步骤： 1．首先检查每个与非门的好坏。将74LS00接好电源与地线，打开电源，此时所有与非门的输入门浮悬，与非门的输出端应为低电平，也可把与非门的输入端并接起来，接到逻辑开关，输出接到电平指示灯上，检查其好坏。

  16. 2．按图2.10.2在实验箱上接好电路，预习时写出L1、L2逻辑表达式，进行化简，分析电路的逻辑功能是什么?填好表2.10.2的理论值。2．按图2.10.2在实验箱上接好电路，预习时写出L1、L2逻辑表达式，进行化简，分析电路的逻辑功能是什么?填好表2.10.2的理论值。 3．A、B、C接逻辑开关，L1、L2接至电平指示灯。对电路作静态测试。观察并记录其结果填入表2.9.2实测值，检查与理论值是否相符。如不符，找出原因，并排除之。 4. 进行动态测试 将74LS90计数器按图2.10.3接线,CP1接至实验箱上的CP脉冲输出,选择10KH脉冲,再将计数器的输出QA、QB、QC、接至图2.10.2的A、B、C端，用双踪显示器同时观察并记录A、B、C。 图2.10.2 四、实验设备及仪器 1．电子技术学习机一台 2．双踪示波器一台 3. 器件：74LS00、74LS86。

  17. 五、实验要求 1.写出图2.10.2的逻辑表达示化简或变换，填好真值表（理论）。 2.该逻辑电路在页面包板上的联线图，标明管脚图号。 六、实验报告要求 1．写出图2.10.2的组合电路逻辑表达式，列出真值表,说明电路功能。 2．画出动态测试所观察的波形图，说明是否与静态测试的真值表相符。 七、思考题： 1．不用的与非门的输入端应如何处理？

  18. L2 C B L1 A 图2.10.2　组合逻辑电路

  19. 1.3 编码、译码与显示 一、实验目的 1．了解编码器、译码器与显示器的工作原理 2．熟悉CMOS中规模器件的使用方法 二、实验原理 编码器、译码器是数字系统中常用的逻辑部件，而且是一种组合逻辑电路。可以用小规模器件设计，也可以用中规模器件设计。

  20. 1．编码器 把状态或指令等转换为与其对应的二进制代码叫编码，例如可以用四位二进制所组成的编码表示十进制数0~9，把十进制数的0编8线 / 3线优先编码器，其输入为D0~D7,输出为三位代码Q2Q1Q0，其管成二进制数码0000，把十进制数的5编成二进制数码0101等。完成编码工作的电路通称为编码器。 CD4532是CMOS脚排列及功能表见附录。 2．译码器 译码是编码的逆过程。译码器的作用是将输入代码的原意“翻译”出来。译码器的种类很多，如最小项译码器（3线/8线、4线/16线译码器等）、二—十进制译码器（即4线/10线译码器）、七段字形译码器等。这里介绍七段字形译码器，其作用是将输入的四位BCD码D、C、B、A翻译成与其对应的七段字形输出信号，用于显示字形。 常用的七段字形译码器有TTL的T338(OC输出)、74LS48、74LS248(内部带有上拉电阻)；有CMOS的CD4511、MC14543、MC14547等。

  21. 3．显示器 （1）发光二极管（LED） LED是一个小型的固体显示器件，它是利用注入式场致发光现象，把电能转换成可见光(光能)的一种特殊半导体器件,其构造与普通PN结二极管相同。LED最大优点是工作电压低 (导通电压约为1.6~2V )、寿命长、体积小、重量轻、响应速度快，能与TTL、CMOS器件直接配合，简化了驱动电路，因此在电子仪器、计算机和数控系统等方面获得了广泛应用。 不同材料制成的LED，其发光颜色不同，其特性也有差异，目前常用的有磷化镓（深绿）、磷砷化镓（红）等。 （2）LED显示器 用LED构成数字显示器件时，需将若干个LED按照数字显示的要求集成一个图案，就构成LED显示器（俗称“数码管”），附录中列出了几种LED显示器。

  22. 三、实验内容与步骤 1．按图2.11.1联线，按表1顺序给8线/3线优先编码器CD4532的信号输入端送入相应电平，将结果填入表2.11.1中，与附录中CD4532的功能表相对照，检查是否符合优先顺序以及编码结果是否正确。

  23. 2．根据附录所示CD4511的管脚图和功能表，自行设计联线，将译 码器CD4511的数据输入端接编码器的输出端，将CD4511的输出接七段显示数码管。检查编码对象与数字显示是否一致，若不一致，分析原因，检查故障并排除之。 3．将十进制计数器 / 脉冲分配器CD4017接成八进制，用单次脉冲或1HZ脉冲信号检查CD4017的逻辑功能是否正常。 4．将CD4017八个输出端Q0~~Q7对应接到CD4532 的八个输入端，用1HZ 信号检查显示器显示的数字是否正确。 5．用1kHZ脉冲信号动态观察并记录编码器输出的波形,将结果填入表2.11.1中。

  24. 2．根据附录所示CD4511的管脚图和功能表，自行设计联线，将译 码器CD4511的数据输入端接编码器的输出端，将CD4511的输出接七段显示数码管。检查编码对象与数字显示是否一致，若不一致，分析原因，检查故障并排除之。 3．将十进制计数器 / 脉冲分配器CD4017接成八进制，用单次脉冲或1HZ脉冲信号检查CD4017的逻辑功能是否正常。 4．将CD4017八个输出端Q0~~Q7对应接到CD4532 的八个输入端，用1HZ 信号检查显示器显示的数字是否正确。 5．用1kHZ脉冲信号动态观察并记录编码器输出的波形,将结果填入表2.11.1中。

  25. 五、预习要求 1．仔细阅读附录中CD4532、CD4511、CD4017的功能表，深刻理解其功能含义。 2．画出实验原理图（联线图）。 六、实验报告要求 1．简述编码、译码、显示的原理。 2．将实验结果列表，画出实验中要求的波形，进行分析。 3．简述实验故障现象，分析其原因，排除故障方法。 七、思考 CMOS电路不用的输入端应该怎样处理？

  26. 1.4 译码器和数据选择器 一、实验目的 1.了解译码器、数据选择器的工作原理及其功能。 2.掌握译码器、数据选择器的典型应用。 3.初步掌握使用MSI设计完成具有一定功能的逻辑电路，学习使用功能表。 二、实验原理 1．译码器 译码器是一个多输入、多输出的组合逻辑电路，其功能是将输入的一组二进制代码翻译成与其对应的特定含义（如十进制数、地址线、指令等）。这样，在同一时刻，只有一个输出端上有信号。为了减小体积，提高集成度，MSI 译码器通常将其输出设计成低电平有效的形式。

  27. MSI译码器都有一个使能端（片选端）G，利用它可以扩展译码器的功能。MSI译码器都有一个使能端（片选端）G，利用它可以扩展译码器的功能。 译码器一般分为两类：一类是不完全译码器如七段字形译码器（已在实验2.2中介绍），另一类是最小项译 码器，如双2线/4线译码器（74LS139），3线/8线译码器（74LS138），4线/16线译码器（74LS154）等。这里只介绍最小项译码 器。 n 个变量的译码器其输出与输入的关系可表示为： 式中mi 是由n 个变量构成的最小项。 译码器的每一个输出端都对应于输入变量的一个最小项，逻辑函数都可以用若干最小项之和的形式表示。因此，译码器辅以适当的逻辑门，即可实现任何逻辑函数，而不必进整个译码器给出了全部最小项，相当于一个最小项发生器，而任一行逻辑函数化简。

  28. 例1： 用三变量译码器（74LS138）设计一位全加器 步骤： （1）写出全加器逻辑表达式 全加和 进 位 （2）将S、C改写为

  29. （3）画出逻辑图如图2.12.1所示

  30. 若选用双 2线/4线 译码器74LS139，因该译码器只有两个地址输入端，只能对应两个输入变量，利用使能端可将其扩展为 3线/8线 译码器。 对于任意一个三变量的函数表达式总可以写成它的分解式 式中F1(A1,A0) 和F2(A1,A0) 用2线/4线 译码器实现，则上式可用两块同样的译码器来连接，如图2.12.2所示。 在图2.12.2中，当 A2 =0 时，译码器（1）工作，输出m3 ~ m0，当A2 =1 时，译码器（2）工作，输出 m7 ~ m4 。 用图2.12.2实现全加器的逻辑图，如图2.12.3所示。

  31. 2．数据选择器 数据选择器又称多路开关（MUX），是一个多输入单输出的组合逻辑电路（有的具有互补输出端）。其基本工作原理类似于单刀多掷开关，它在地址码（或称选择输入 端）的控制下，将某一路的输入作为输出，以实现多通道数据传输。 数据选择器的种类有74LS157（双二选一）、74LS154（双四选一）、74LS151（八选一）、74LS150（十六选一）等。 图2.12.4为四选一MUX的原理图符号及等效开关。数据选择器的管脚图及功能表见附录。

  32. 使能信号E为低电平有效。当E = 0 时，输出、输入的关系为 式中mi ( i=0~3 ) 为AB两变量构成的最小项。 对于有n位输入地址的MUX，其输出输入的关系可表示为 多路选择器的应用和其他中规模集成电路一样，远远超出其名称所表示的功能，发展成为一种多功能器件。 例2： 试用多路选择器实现逻辑函数 解：先将函数F展开成最小项表达式得

  33. 显然有： 将变量A、B、C接入地址输入端 ABC ，由此可以画出用八选一MUX74LS151实现的逻辑电路如图2.12.5所示。其中E为使能端。 例3 试用74LS151实现逻辑函数 解： 由于74LS151只有三个地址输入端，而函数F有四个变量，因此应将函数F作适当处理，即括出一个变量（如变量A）然后进行合并，如图2.12.6所示。由此得

  34. 将B、C、D分别接入74LS151的地址端 ABC，实现该函数的逻辑图如图2.12.7所示。 数据选择器除用来实现逻辑函数外，还可以和计数器一起实现序列码发生器（请参阅综合实验3.4“序列码发生器和序列码检测器”）

  35. 三、实验内容与步骤 1．检查每个与非门的好坏。 2．验证74LS138、74LS139和74LS151的逻辑功能是否与附录相符。 3．用74LS138实现一位全减器，记录实验结果。 4．用74LS139实现三变量多数表决电路，记录实验结果。 5．用74LS151实现三变量多数表决电路，记录实验结果。 四、实验设备及仪器 1．电子技术学习机一台。 2．器件 74LS20、74LS138、74LS139、74LS151各一片。

  36. 五、预习要求 1．查阅附录，熟悉74LS138、74LS139和74LS151的管脚 及功能。 2．按实验内容要求画好实验电路联线图，以此作为实验依据。 六、实验报告要求 1．画出各实验步骤的实验电路逻辑图，整理实验结果，并对实验结果进行分析。 2．总结译码器及数据选择器的功能及使用方法。 3．总结用中规模器件设计实现逻辑函数的步骤和方法。 七、思考题： 如何将3线/8线译码器扩展成4线/16线译码器，画出逻辑图。

  37. 1.5 触发器及其应用 一、实验目的 1．熟悉常用的TTL及CMOS触发器的基本结构及其逻辑功能。 2．掌握触发器的正确使用方法。 二、实验原理 触发器是组成时序逻辑电路的最基本器件，在数字系统和计算机中有着广泛的应用。目前，集成触发器不仅作为独立的集成元件被大量使用，它还是组成计数器、移位寄存器或其他时序电路的基本单元电路。因此，熟悉各类触发器的功能，掌握和熟练地应用各种集成触发器，就显得十分必要。

  38. 1．触发器按电路结构可分为：钟控式、维持阻塞式、主从式和边沿触发式。1．触发器按电路结构可分为：钟控式、维持阻塞式、主从式和边沿触发式。 钟控式触发器属于电平触发方式，因此存在空翻现象，不能用作计数器 或 移位寄存器，它只能用于CP=1期间输入信号不变化的那些场合。维持阻塞型和边沿触发型触发器 能避免空翻，实现一次操作的触发器，是目前广泛应用的触发器类型。主从型触发器属于下降边沿触发的触发器，在使用主从型触发器时需要注意的是，在CP=1期间，如果输入 信号发生了变化（如干扰引起的），主触发器也会发生类似的空翻现象，从而使触发器发生误动作，因此规定输入信号只允许在CP= 0期间变化，而不许在CP=1期间变化，这给 使用带来一些限制。

  39. 2．触发器按其触发方式可分为：电平式触发方式和边沿触发方式两种。2．触发器按其触发方式可分为：电平式触发方式和边沿触发方式两种。 • 锁定触发器就是属于电平触发方式的一种触发器，如四锁存器74LS75、T452。在CP=1时Qn+1=D，而在CP=0时，触发器状态被锁定（保持）。 • 任何触发器在使用时还应注意其脉冲工作特性，即由于电路实际上存在传输延迟时间，所以输入信号与时钟信号在作用时间上应当很好地配合，否则就不能可靠工作。 • 一般要求输入信号应在CP有效边沿作用前一段时间内建立，即要求有“建立时间ts”，而且输入信号还应在CP有效边沿作用后一段时间内保持不变，即有“保持时间t h”。不同触发器的ts和 t h 各不相同，在产品手册中均可查出。ts和t h 的总和称之为触发器的“非稳定时间t 0”。 为了稳定可靠工作，任何触发器都不允许输入信号在非稳定时间t 0内发生变化。图2.13.1表示上升沿触发器的非稳定时间区示意图。

  40. 3．各类触发器的功能（特征方程） （1）钟控SR触发器 （2）JK触发器 （3）D触发器 （4）T触发器 （5）T′触发器

  41. 三、实验内容及步骤 1．单脉冲产生电路 对时序逻辑电两只与非门构成的Rd Sd触发器，每来回扳动一次开关K，在端便产生单次正脉冲，而端产生单次负脉冲。单脉冲电路也可用集成触发器路进行静态测试时，往往需要一单脉冲信号源。图2.13.2为单脉冲产生电路，它是由的直接置位端（）和直接复位端缺（）构成。 2．三相脉冲信号源 电路如图2.13.3所示。电路输出三相脉冲源φ1、φ2和φ3 ，其中φ1与φ2 正好覆盖90〇，而ф3与ф2反相。若将F2 的CLK端改接至F1的Q端，则ф2将超前ф1 90〇。如果改变组合网络，还可获得其它不同相位差的多相脉冲源。 分析实验电路的工作原理，写出ф1、ф2、ф3的逻辑表达式。用1Hz脉冲信号做时钟Cp，用示波器观察记录ф1、ф2、ф3对应于Cp的波形图。

  42. 3．串行数值比较器 用两片边沿JK触发器74LS112和一片或非门74LS02组成图2.13.4所示的串行数值比较器电路。数据输入为串行数据Ai和Bi ,输出为比较结果。若Ai = Bi ，Q 3 = 1 , 数据可逐位串行比较下去 , 直到Ai≠Bi时为止. 此时, 若Ai > Bi,则Q1 = 1 ; 若Ai < Bi , 则Q2 = 1 . 通过清零后再继续比较。

  43. 时钟用单次脉冲,比较结果Q1、Q2 、Q3 用LED显示，将实验结果用真值表表 示，并说明电路工作原理。 真 值 表

  44. 4．时间判别电路 用74LS75四位锁存器及一些附加门可以构成四路时间判别电路，如图2.13.5所示。该电路可用做四路抢答器。 图2.13.5 图中按钮开关AN0―AN4可以用实验箱之0-1开关代替， L1―L4可以用实验箱之LED代替。工作前，先按AN0，这时L1―L4不亮，抢答开始时，根据AN0―AN3按下的时间先后次序，先按下的按钮与其所对应的LED亮，其余的LED保持不亮，同时通过7475的控制端E将7475锁存，使后按下的按钮不起作用。

  45. 四、实验设备及仪器 1．电子技术学习机一台 2．双踪示波器一台 3．器件： 74LS00（四2输入与非门）， 74LS20（双4输入与非门），74LS86（四异或门），74LS02（四2输入或非门），74LS112（双JK触发器），74LS75（四D锁存器）

  46. 五、预习要求 1．熟悉本实验中所用器件的功能和引脚排列，画出实验连线图 2．画出实验有关输入输出的波形，并在实验中验证 六、实验报告与要求 1．分析三相脉冲源的工作原理，写出φ1,φ2,φ3的逻辑表达式，用示波器观测并画出Cp、φ1、φ2和φ3的波形。 2．分析串行数值比较器的工作原理，写出各触发器的特征方程Q1n+1、Q2n+1、Q3n+1 。 按真值表填入实验结果。 3．分析时间判别电路的工作原理，说明实验结果。

  47. 七、思考题 1．在串行数值比较器中，当第一次比较结束后，为什么要先进行清零再继续进行比较，可否不进行清零就继续进行比较,为什么？ 2．你能否用其他器件设计出1-2种时间判别电路？

More Related