1 / 31

Autronica

Autronica. LEZIONE N° 15 Reti sequenziali, concetto di memoria, anelli di reazione Esempio, Flip-Flop R-S Tecniche di descrizione Grafo orientato Diagramma di flusso Altri Flip –Flop Flip – Flop D trasparente Flip – Flop D edge-triggered. Richiami. Teoremi fondamentali

Download Presentation

Autronica

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript


  1. Autronica LEZIONE N° 15 • Reti sequenziali, concetto di memoria, anelli di reazione • Esempio, Flip-Flop R-S • Tecniche di descrizione • Grafo orientato • Diagramma di flusso • Altri Flip –Flop • Flip – Flop D trasparente • Flip – Flop D edge-triggered AUTRONICA

  2. Richiami • Teoremi fondamentali • insieme funzionalmente completo NAND e NOR • Funzione XOR • Reti logiche combinatorie e sequenziali • Simboli • Concetto di ciclo • Concetto di minimizzazione (funzione costo) • Realizzazioni diverse della stessa funzione • Half Adder e Full Adder AUTRONICA

  3. Definizioni • Reti COMBINATORIE • In qualunque istante le uscite sono funzione del valore che gli ingressi hanno in quell’istante • Il comportamento (uscite in funzione degli ingressi) è descritto da una tabella • Reti SEQUENZIALI • In un determinato istante le uscite sono funzione del valore che gli ingressi hanno in quell’istante e i valori che hanno assunto precedentemente • La descrizione è più complessa • Stati Interni • Reti dotate di MEMORIA AUTRONICA

  4. Memoria delle reti sequenziali • Osservazione • In ogni istante la rete deve “ricordarsi” il valore che alcune variabili logiche avevano precedentemente • la memorizzazione viene fatta da “opportuni” collegamenti interni alla rete • Cicli • Anelli di reazione • Anelli • Attenzione !! • l’assenza di cicli comporta => rete combinatoria • la presenza di cicli non garantisce =>reti sequenziali • (reazione positiva) AUTRONICA

  5. Modello 1 di rete sequenziale R X1 z1 R’ Xn zm s1 s’1 Dt sk s’k La rete R’ è priva di anelli, ovvero è una rete combinatoria AUTRONICA

  6. Macchina di Mealy1 • Le uscite sono funzioni delle variabili di stato e degli ingressi z1 z1 X1 a1 zm Xn zm an sn1 sp1 R’ an+1 zm+1 sPk R snk zm+k an+k Memoria AUTRONICA

  7. Macchina di MOORE1 • Le variabili d’uscita, in un determinato istante, sono funzione del sole variabili di stato R s’1 z1 X1 a1 z1 CN2 Xn CN1 an zm zW s1 an+1 zm+1 s’k sk zk an+k Memoria AUTRONICA

  8. Instabilità • Segnale di CLOCK • La memoria cambia le proprie usciti in corrispondenza del fronte di discesa (salita) del CLOCK V T AUTRONICA

  9. Macchina di Mealy2 • Le uscite sono funzioni delle variabili di stato e degli ingressi z1 z1 X1 a1 zm Xn zm an sn1 sp1 R’ an+1 zm+1 sPk R snk zm+k an+k Ck AUTRONICA

  10. Macchina di MOORE2 • Le variabili d’uscita, in un determinato istante, sono funzione del sole variabili di stato R s’1 z1 X1 a1 z1 CN2 Xn CN1 an zm zW s1 an+1 zm+1 s’k sk zk an+k Ck AUTRONICA

  11. S R Q Q t Flip – Flop R-S S Q R Q AUTRONICA

  12. Variabili di stato • La capacità di “memorizzazione è legata agli anelli di richiusura interni • Variabili di stato • Tante quante sono le richiusure “k” • Stati interni 2k S Q R Q R’ Y AUTRONICA

  13. Descrizione di reti sequenziali • Varie tecniche di rappresentazione • Mediante grafo • Molto compatto, evidenzia la memorizzazione • Mediante diagramma di flusso • Intuitivo, di facile interpretazione • Mediante forme d’onda • Fornisce indicazione dell’andamento nel tempo • Mediante linguaggio di programmazione • Consente la verifica e sintesi automatica AUTRONICA

  14. Grafo di flusso • I nodi corrispondono agli stati • Internamente è indicato il valore dello stato e delle variabili d’uscita • da ogni nodo partano tanti archi quante sono le configurazioni degli ingressi • Gli archi orientati corrispondono alle transizioni dovute agli ingressi • Sopra gli archi è riportata la configurazione degli ingressi corrispondente • Le configurazioni degli ingressi che danno luogo a stati non specificati comportano archi interrotti AUTRONICA

  15. S Q R Q 10 11 11 1/1 0/0 Y/Q SR 01 00, 10 00, 01 Grafo del Flip – Flop S - R • Gli archi che si richiudono sullo stesso stato da dove partono indicano uno sto stabile di Memorizzazione AUTRONICA

  16. S Q R Q S R Y = Q Q t Forme d’onda • Si riportano sia gli ingressi, sia le uscite, che gli stati interne AUTRONICA

  17. Elementi base del diagramma di flusso (ASM= Algoritmic State Machine) • Blocco di Stato • AAA Etichetta • nnn numerazione di stato • X, Y, Z Uscite attive nnn AAA X, Y, Z AUTRONICA

  18. Elementi base del diagramma di flusso 2 • Blocco Decisionale • (A+B)C Condizione su gli ingressi • Y (1) (V) Condizione verificata • N (0) (F) Condizione non verificata (A+B)C Y N AUTRONICA

  19. Elementi base del diagramma di flusso 3 • Blocco di Uscita • Utile per le uscite asincrone • X, Y, Z Uscite attive X, Y, Z AUTRONICA

  20. Condizioni sul Diagramma di flusso 1 • Si NO nnn AAA nnn AAA X, Y, Z X, Y, Z N (A+B)C N (A+B)C Y Y AUTRONICA

  21. Condizioni sul Diagramma di flusso 2 • Si NO N K=0 Y N K=0 Y mm AR nn AH mm AR nn AH X, Y, Z X, W X, Y, Z X, W AUTRONICA

  22. 0 Y0 1 Y1 S Q Q R Q Y S=0, R=0 S=0, R=0 Y Y Y S=0, R=1 S=1, R=0 Y S=1, R=0 Y S=0, R=1 Diagramma di flusso del Flip – Flop S-R AUTRONICA

  23. S Q R Q Altre rappresentazioni del F- F [S-R] S Q R R’ Y S Q Q R AUTRONICA

  24. Flip – Flop S – R con abilitazione • Tabella di verità Schema S Q Ck Q R AUTRONICA

  25. 0 1 1 0 1 Q S 1 1 A Ck 1 0 R Q 0 1 0 Problema dell’instabilità • Presenza di anelli multipli • A causa dei ritardi sulle porte le uscite oscillano AUTRONICA

  26. Architettura MASTRE - SLAVE MASTRE SLAVE QM SS S Q RS R Q QM CkS CkM AUTRONICA

  27. D Q Ck Q Flip – Flop D • Per Ck = 1 • L’uscita Q segue l’ingresso D • Per Ck = 0 • L’uscita conserva lo stato precedente • Tabella di verità Schema AUTRONICA

  28. Ck D Q t Osservazioni • Quando il Clock è a 1 l’uscita segue l’ingresso • In questo Flip-Flop non è presente lo stato non definito • Ovvero il Flip- Flop è in “TRASPARENZA” • Simbolo D Q Ck AUTRONICA

  29. Flio- Flop D Edge Triggered • Il dato viene trasferito in uscita in corrispondenza del fronte di salita (discesa) del Clock • Tabella di verita Schema S Q Ck Q R D Ck AUTRONICA

  30. Osservazioni • Con Clock stabile l’uscita è stabile • In questo Flip-Flop non è presente lo stato non definito • L’uscita commuta in modo “SINCRONO” con il Clock • Simbolo Ck D Q t D Q Ck AUTRONICA

  31. CONCLUSIONI • Reti sequenziali, concetto di memoria, anelli di reazione • Esempio, Flip-Flop R-S • Tecniche di descrizione • Grafo orientato • Diagramma di flusso • Altri Flip –Flop • Flip – Flop D trasparente • Flip – Flop D edge-triggered AUTRONICA

More Related