Разработка программного модуля для контроля топологии аналоговых микросхем

1. Разработкапрограммного модуля для контроля топологии аналоговых микросхем Савельев Андрей Леонидовичгруппа С-104 1

2. 1. Актуальность Технологические и объектные ограничения Размещение и трассировка Верификация топологии после этапа размещения и трассировки 2

3. 2. Техническое задание Разработка под ОС UNIX на языке С++ Разработка и реализация алгоритмов из заданного множества ограничений Режимы работы - плоский -иерархический Результат работы - лог – файл - файл ошибок 3

4. 3. Обзор литературы Cadence (Assura) Mentor Graphics (Calibre) Synopsys (Hercules) Существующими средствами невозможно проверить объектные ограничения 4

5. 4. Этапы проектирования в Virtuoso 5

6. 5. Анализ источников ошибок в топологии Ошибки при составлении принципиальной схемы Ошибки при генерации и редактировании топологии Усложнение микросхем ведет к появлению ошибок, связанных с нарушением объектных ограничений 6

7. 5. Анализ источников ошибок в топологии (примеры) Нарушение симметрии на экземплярах объектов 7

8. 5. Анализ источников ошибок в топологии (примеры) Нарушение симметрии на цепях 8

9. 5. Анализ источников ошибок в топологии (примеры) Нарушение симметрии на цепях 9

10. 6. Архитектура программного модуля 10

11. 7. Структуры данных Объекты аналоговых микросхем и их иерархии 11

12. 7. Структуры данных (продолжение) • Объектные ограничения (базовый и производные классы) • Параметры объектных ограничений (контейнер, содержащий в себе данные различных типов) 12

13. 7. Управляющий модуль 13

14. 8. Технология производства аналоговых микросхем 14

15. 9. Экспериментальная часть 15

16. 9.1. Структура лог-файла и файла ошибок • Имя ячейки • - название ограничения • - информация, относящаяся к ограничению и его проверке • Статистика проверки ограничений данной ячейки • Статистика проверки ограничений во всех ячейках 16

17. 9.1.1 Лог – файл (иерархический режим) 17

18. 9.1.2 Файл ошибок (иерархический режим) 18

19. 9.2.1.1. Ограничение «выравнивание» • Проверка выравнивания элементов ограничения относительно заданной границы. (алгоритм представлен на листе 2) 19

20. 9.2.1.2 Ограничение «выравнивание» (графический пример) 20

21. 9.2.2.1 Ограничение «используемая площадь» • Вычисление суммарной используемой площади. Сравнение с минимальным заданным значением. (алгоритм представлен на листе 3) 21

22. 9.2.2.2 Ограничение «используемая площадь» (графический пример) 22

23. 9.2.3.1 Ограничение «кластер с границей» • Проверка наложения внешних элементов на заданную границу. • Проверка элементов ограничения на выход за заданную границу. (алгоритм представлен на листе 6) 23

24. 9.2.3.2 Ограничение «кластер с границей» (графический пример) 24

25. 9.2.4.1 Ограничение «относительная ориентация» • Проверка допустимой относительной ориентации элементов: • - коммутативная (эталонные ориентации из множества {R0, R180, MY, MX}). Относительная ориентация вычисляется по схеме (i, i + 1) • - некоммутативная (эталонные ориентации из множества {R90, R270, MYR90, MXR90}).Относительная ориентация вычисляется по схеме (1, i), где i > 1 (алгоритм представлен на листе 9) 25

26. 9.2.4.2 Ограничение «относительная ориентация» (графический пример) 26

27. 9.2.5.1 Ограничение «симметрия» • Проверка элементов ограничения на симметрию (алгоритм представлен на листе 10) 27

28. 9.2.5.2 Ограничение «симметрия» (графический пример) 28

29. 10. Охрана труда • Сделан расчет защитного заземления • Приведены эргономические требования к рабочему месту 29

30. 11. Выводы • Проведен анализ источников ошибок при проектировании аналоговых микросхем • Разработаны: • - архитектура программного модуля • - необходимые структуры данных • - алгоритмы проверки ограничений • - требуемый программный модуль • Проведена проверка модуля на тестовых примерах 30

31. ВОПРОСЫ ? 31