1 / 15

硬件描述语言

硬件描述语言. 实验 6 时序逻辑设计. 实验目的. 进一步熟悉基于 FPGA 的设计流程. 熟悉实验开发装置. 完成具体实验程序的设计、仿真以及编译下载等过程。. 实验内容. 在 1s 脉冲的作用下，以循环扫描方式依次点亮六个数码管，显示数字；同时，在一个按键地作用下，可使所显示的数字依次从 0 —— 9 循环。. 实验设备. 计算机一台. FPGA 实验设备一套. QuartusII 开发系统一套. 实验原理.

hanley
Download Presentation

硬件描述语言

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 硬件描述语言

  2. 实验6 时序逻辑设计 实验目的 • 进一步熟悉基于FPGA的设计流程 • 熟悉实验开发装置 • 完成具体实验程序的设计、仿真以及编译下载等过程。

  3. 实验内容 • 在1s脉冲的作用下，以循环扫描方式依次点亮六个数码管，显示数字；同时，在一个按键地作用下，可使所显示的数字依次从0——9循环。

  4. 实验设备 • 计算机一台 • FPGA实验设备一套 • QuartusII开发系统一套

  5. 实验原理 • LED 数码显示器是数字系统实验里面经常使用的一种显示器件，因为它经常显示的是十进制或十六进制的数，所以我们就要对实验里面所用到的二进制数进行译码，将它们转换成十进制的或是十六进制的数。LED 数码显示器分为共阴和共阳两种,本实验使用的是共阴的连接，高电平有效。输入信号为D0,D1,D2,D3,相应的输出8 段为a,b,c, d,e,f,g,Dp。 • 真值表及数码管与FPGA引脚对应关系参见实验指导，完成管脚映射

  6. 实验跳线 • JHL2第一脚（即IO78）连接到秒脉冲输出端，JHL2第三脚（即IO80）连接到上升沿单脉冲输出端。按下单脉冲按键即可实现实验目的。

  7. 一个十进制计数器count10，在Select的作用下，产生一个从0000——1001的二进制循环，再经由一个四位二进制数到七位数字显示码的译码器47decoder，输出到IO19、IO21、IO22、IO23、IO25、IO27、IO28，使数码管分别显示0——9。一个十进制计数器count10，在Select的作用下，产生一个从0000——1001的二进制循环，再经由一个四位二进制数到七位数字显示码的译码器47decoder，输出到IO19、IO21、IO22、IO23、IO25、IO27、IO28，使数码管分别显示0——9。 逻辑设计思路 • 一个六进制计数器count6，在CLK的作用下，产生一个从000——101的二进制循环，并输出到IO30、IO31和IO32，分别选通第一——第六个数码管。

  8. Count6是一个六进制计数器，能以二进制的自然数顺序由000计数至101。Count6是一个六进制计数器，能以二进制的自然数顺序由000计数至101。 脚位： 脉冲输入端：Clk 清除控制端：Clrn 预置控制端：Load 使能端：En 输出端：Q2、Q1、Q0 串接进位端：Co Count6

  9. count6真值表

  10. Count10 Count10是一个四位十进制计数器，能以二进制自然数顺序，由0000计数至1001。 脚位：控制线：Clrn、Ent、Enp、Load、Clk 数据输入线：D3、D2、D1、D0 数据输出线：Q3、Q2、Q1、Q0 串接进位线：Co＝Q3ANDQ0ANDEnt

  11. 47decoder 47decoder就是一个七段式译码器，可将四位二进制数转成数字显示码，以供数码管显示所用 脚位：输入线：D[3..0] 输出线：S[6..0]

  12. 实验步骤 • 准备实验前查阅本实验相关内容资料，写出预习实验报告 • 构思程序设计方法 • 编写Verilog代码或原理图程序 • 编写仿真程序，并比较修改 • 下载到实验平台，观察结果

  13. 实验要求 • 完成设计输入、仿真及下载过程 • 利用仿真手段测试功能 • 下载程序到实验版，连接相应连线 • 观察实验结果 • 完成实验报告

More Related