Download
1 / 17
170 likes | 254 Views
Explore the functionalities, applications, and design methods of integrated and arbitrary base counters in synchronous and asynchronous configurations. Learn about various counter circuits and their operational modes.
E N D
退出 集成计数器和任意进制计数器 集成计数器 • 同步计数器的分析 - 集成计数器的功能 - 集成计数器的应用 任意进制计数器 • 异步计数器的时序图 -任意进制计数器的构成 -任意进制计数器的设计
1、集成计数器的功能及应用。 2、任意进制计数器的设计方法。
19.1集成计数器、任意进制计数器 一、集成十进制计数器C4518
C4518系CMOS同步双十进制加法计数器 C4518中2个计数器除电源共用外，各自独立。其中CP为时钟输入端，使能端EN、CR清0端,4个输出端依次为Q0Q1Q2Q3,下面的一个计数器标号为1，在各引出端加1，如1CP等；上面的一个计数器标号为2，在各引出端加2，如2CP等。
当EN＝0时，计数器处于保持状态。 当清0端CR＝1时，计数器清0；当CR＝0时，计数器处于计数状态或保持状态。 C4518功能表如下
二、集成十进制计数器74LS90 74LS90内部电路由两个独立的计数器组成，一个是以CKB为时钟信号输入端， QB、QC、QD输出端的五进制计数器，另一个是以CKA为时钟信号输入端, QA为输出端的二进制计数器
74LS90的功能表如下： 74LS90的工作方式由置0和置9的电平决定。另外它还有直接置0和直接置9的功能
三、4位二进制同步计数器C40161 C40161 是4位二进制同步计数器，有预置，异步清除，系CMOS系列中规模集成电路
C40161有4个输出端Q0、Q1、Q2、Q3， 为异步清除端，当 =1时，为计数器输出；当 ＝0时，计数器清零，即Q0=Q1=Q2=Q3=0。ENP、ENT为使能端，当ENP=ENT=1, ＝1时，计数器为计数状态；当ENP=0或ENT=0, ＝1时，计数器为保持状态。 为同步预置端。D0、D1、D2、D3为同步预置数码输入端。 ＝1时，计数器为计数或保持状态， ＝0实现同步预置，Q0=D0， Q1=D1，Q2=D2，Q3=D3。
19.1.2 任意进制计数电路的构成 C40161 除具有4位二进制同步计数器功能外，还有同步预置，异步清除功能，可适当连接引出端构成任意进制计数器。如六进制、九进制、十三进制等，通过级连，还可以组成如二十四进制、六十进制等 • 、反馈归零法 二、反馈预置数法
、反馈归零法 在正常计数过程中，利用其中某个计数状态进行反馈，控制直接清0端，强迫计数器停止计数，各触发器回到0状态。这样可以把较大容量的计数器改换×任意进制小容量的计数器。这种方法称为反馈归零法 如用反馈归零法将C40161改换成六进制和十二进制计数器的电路
在计数器处于计数状态时，当由CP端输入计数脉冲时，输出Q0、Q1、Q2、Q3的状态随CP的输入而变化，当输入第6个脉冲时，与非门G的两个输入信号Q1、Q2全为1（计数器状态为0110），与非门G输出为0，使 ＝0,输出反馈的结果迫使计数器输出Q0Q1Q2Q3＝0000,再开始下一个计数循环，实现了六进制计数 如果使计数器计数至12，计数器清0，计数器便为十二进制计数器，此时与非门G的两个输入端分别连在Q2及Q3输出端，则计数器计数到1100状态归零，依次类推，可以接成十五以内的任意进制计数器
二、反馈预置数法 可以采用预置端置0方式。 如将C40161用预置端置0方式构成八进制计数器。
例：用2片集成计数器C40161组成六十进制计数器例：用2片集成计数器C40161组成六十进制计数器 该计数器由1个十二进制和1个五进制计数器构成，当十二进制计数器计满12个脉冲时，给后面五进制计数器1个计数脉冲，自身回到0000状态，开始下一个计数循环过程。当计数至60时，两个计数器均清零。完成六十进制计数，开始下一轮计数。
