Микропроцессоры и системные платы. Вопросы: Микропроцессоры.

1. Микропроцессоры и системные платы. Вопросы: Микропроцессоры. Физическая и функциональная структура микропроцессора. Системные платы. Внутримашинные системный и периферийный интерфейсы.

2. Микропроцессор CPU, Central Processing Unit – функционально законченное программно управляемое устройство обработки информации, выполненное в виде одной или нескольких больших (БИС) или сверхбольших (СБИС) интегральных схем («микросхем»). БИС = LSI, large-scale integration СБИС = VLSI, very large-scale integration

3. CPU manufacturers, TMs • Intel Corp., USA • Intel Pentium, Intel Core, Intel Atom,… • Advanced Micro Devices, Inc., USA • AMD Athlon, AMD Duron, AMD Opteron,… • VIA Technologies, Inc., ROC • VIA C7, VIA Nano,… • SUN Microsystems, Inc., USA • SUN UltraSPARC • Apple Inc., USA • Apple PowerPC • IBM • Motorola • TI • …

4. Гордон Мур, Роберт Нойс: Интел! Изобретатели транзистора Уильям Шокли, Джон Бардин и Уолтер Браттейн. Bob Noyce Gordon Moore

5. Функции микропроцессора • Приём и обработка запросов и команд от адаптеров на обслуживание ВУ • Обработка данных и их запись в ОП, регистры МПП и регистры адаптеров ВУ • Выработка управляющих сигналов для всех устройств ПК • Вычисление адресов команд и операндов • Выборка и дешифрация команд из ОП • Выборка данных из ОП, регистров МПП и регистров адаптеров ВУ

6. Основные параметры микропроцессора • Разрядность • Рабочая тактовая частота • Размер кэш-памяти • Состав инструкций • Рабочее напряжение • Конструктив • …

7. Кэш-память MП • L1 – память 1 уровня, находится внутри ядра МП, работает на полной частоте МП • L2 – память 2 уровня, кристалл на плате МП, связан с ядром внутренней шиной, работает на полнойили половинной частоте МП

8. Система команд МП • перечень, вид и тип команд, автоматически исполняемых МП. Структура команды МП: • Код операции • Адресная часть (от 0 до 4 адресов)

9. Классификация МПпо системе команд • CISC, Complex Instruction Set C… • RISC, Redused … • ILP, Instruction Level Parallelism • SS, Super Scalar • VLIW, Very Length Instruction Word • EPIC, Explicitly Parallel Instruction Computing • IA-64 • …

10. Базовый состав команд i86 • Команды пересылки данных • Команды пересылки данных внутри МП (MOV, PUSH, POP, …) • Команды ввода-вывода (IN, OUT) • Операции с флагами • Арифметические команды • Основные (+,-,*,/) • Дополнительные (INC, DEC) • Логические (дизъюнкция, конъюнкция,...) • Команды обработки строк (пересылка, сравнение, слияние, разделение,…) • Команды передачи управления (безусловный и условный переходы, прерывания,…) • Команды управления (NOP, внешняя синхронизация,…)

11. CISCмикропроцессоры • Нефиксированное значение длины команды • Ряд операций (таких как загрузка в память, арифметические действия) кодируется в одной инструкции, а исполняется как последовательность нескольких микроопераций (т.н. «микропрограмма»).

12. i4004

13. i8088 Применение: стандартный микропроцессор для всех ПК производства корпорации IBM и их клонов. Аналог процессора 8086, за исключением 8-битной внешней шины

14. i80286 Конвейерное выполнение команд (одновременное выполнение разных тактов последовательных команд в разных частях МП). Регистры для очереди команд (6 байтов). Работа в сети. Многозадачность: реальный и защищённый режимы работы (Real Address Mode, Protected Virtual Address Mode), соотв. защита памяти.

15. i80386 Модификации: DX,SX,SL Поддержка системы виртуальных машин (развитие многозадачности: моделирование нескольких компьютеров с разными ОС).

16. i486 Встроенный математический сопроцессор (от DX и выше) Работа внутренних схем МП с умножением внутренней частоты (DX2, DX4) Кэш 1 (встроен) и 2 уровня. RISC-элементы

17. Intel Pentiumtm 80586 (P5) – Pentium. AMD: k5, Cyrix: M1 5-ступенчатая конвейерная структура (многократное совмещение тактов выполняемых команд) Масса улучшений, за счёт которых производительность Pentium-60 = 486DX4-120

18. Intel PentiumPro Шестое поколение семейства x86 (P6) Состоит из двух кристаллов: собственно МП и кэш-память. Несовместим по сокетус другими типами МП. Новшества: «динамическое исполнение» (dynamic execution) = суперконвейер (superpipelining) + предсказание ветвлений программы при условных переходах (multiple branch preduction) + … Кэш 2 уровня на внутренней частоте МП!

19. Intel PentiumMMX MMX – MultiMedia eXtantion Модернизация Pentium. + 57 команд для обработки ММ, увеличен вдвое кэш, + 8 регистров, Блок предсказания ветвлений (заимствован у P_Pro) Все ОС и программы потребовалось перекомпилировать для обеспечения совместимости. Эффективность: +15 % (+ 30 % для ММ)

20. Intel PentiumII Выполнен в виде картриджа SSEC под слот: МП + 4 микросхемы L2. Архитектура двойной независимой шины (скоростная backside to L2, frontside to BUS). Поддерживает 2-процессорную конфигурацию Появились инструкции SIMD, single instruction multiply data (одно действие над массивом данных)

21. Intel PentiumIII Развитие P2. Новинка: усложнение логики, расширение набора SIMD-инструкций для формата данных с плавающей запятой (SSE, streaming SIMD extention)

22. Intel PentiumIII Развитие P_Pro. Новинка: усложнение логики, расширение набора SIMD-инструкций для формата данных с плавающей запятой (SSE, streaming SIMD extention)

23. Intel Pentium4 Гибридный МП, не CISC! Добавлены 144 инструкции SSE. Оптимизирован для работы с ММ и 3D потоками. 20 ступеней конвейера. Speculative execution, опережающее исполнение по нескольким путям (за счёт просмотра программы на несколько шагов вперёд). Hyper Pipelined, поточная обработка на двух параллельных 32-битовых конвейерах. Rapid Executive Engine, технология ускорения вычислений с помощью двух АЛУ процессоров (АЛУ для коротких операций за полтакта и АЛУ для медленных операций (умножение, деление)).

24. Intel Celeron Облегчённый вариант МП для дешёвых компьютеров: небольшой L2. Отличия от Р2: Сокращена разрядность шины адреса (АП = 4Гб) Только дkя однопроц. конфигураций Ослаблены процедуры контроля чётности при преобразованиях.

25. More Intel… • Pentium M • Pentium D • Core Duo • Core 2 Duo • Core 2 Extreme • Core Quad • Atom • …

26. Intel Atom

27. Happy Birthday, x86!

28. RISC микропроцессоры • Только «простые» команды, фиксированной длины • Команды одинакового размера • Каждая команда выполняется за 1 такт

29. Процессоры с параллельными вычислениями (tiled& grid CPU)

30. Микропроцессоры и системные платы. Вопросы: Микропроцессоры. Физическая и функциональная структура микропроцессора. Системные платы. Внутримашинные системный и периферийный интерфейсы.

31. Конструктив • Slot, под щелевой разъём • Slot 1,2 • Socket, под разъём-гнездо • Socket 5, 8, 7, 370, 423, 478,…

32. Функциональная структура МП Операционная часть: • УУ • АЛУ • МПП Интерфейсная часть: • Адресные регистры МПП • Блок регистров команд • Схемы управления шиной и портами

33. Порт ввода-вывода| IO port - [пункт] системного интерфейса ПК, через который МП обменивается информацией с УВВ. Адрес - номер порта. Всего портов 65 536.

34. Состав МП Pentium • Core • Execution Unit • Integer ALU • Registers • Floating Point Unit • Primary Cache • IDP Unit/ Branch Predictor

35. Упрощённая структурная схема МП

36. Микропроцессорная память 8088: 2-х байтовые регистры (14 шт) • Универсальные AX, BX, CX, DX • Сегментные CS, DS, SS, ES • Смещения IP, SP, BP, SI, DI • Флагов FL • 6 статусных флагов • 3 управляющих флага 80386: 4-х байтовые регистры Pentium: 8-ми байтовые регистры VLIW: 256 шт …

37. Универсальные регистры (регистры общего назначения, РОН) Каждый РОН может использоваться для временного хранения любых данных. При выполнении некоторых команд используются как специальные: AX – регистр-аккумулятор при вводе-выводе; также хранит первый операнд и результат умножения и деления; BX – адрес базы в сегменте данных; начальный адрес массива; CX – регистр-счётчик циклов; DX – расширение регистра-аккумулятора; также хранит номер порта ввода-вывода.

38. Сегментные регистры Используются для хранения начальных адресов сегментов (полей) памяти, отводимых программе для хранения: • команд -CS(Code Segment); • данных - DS(Data Segment); • стека - SS (Stack Segment); • данных при межсегментных пересылках -ES(Extended Segment).

39. Регистры смещений Регистры внутрисегментной адресации предназначены для хранения относительных адресов ячеек памяти внутри сегментов (смещений относительно начала сегментов): IP (Instruction Pointer) - хранит смещение адреса текущей команды программы; SP (Stack Pointer) – смещение вершины стека; BP (Base Pointer) – смещение начального адреса поля памяти, непосредственно отведённого под стек); SI (Source Index), DI (Destination Index) – для хранения адресов индекса источника и приёмника данных при операциях над строками.

40. Регистр флагов Содержит условные одноразовые признаки-маски (флаги), управляющие прохождением программы в ПК. Статусные флаги отражают результаты операций: CF (Carry Flag) –флаг переноса; PF (Parity Flag) – флаг чётности; AF (Auxillary Carry Flag) – флаг логического переноса; ZF (Zero Flag) – флаг нуля; SF (Sign Flag) – флаг знака; OF (Overflow Flag) – флаг переполнения. Управляющие флаги непосредственно определяют режим исполнения программы: TF (Trap Flag) – флаг системного прерывания (трассировки); IF (Interrupt Flag) – флаг запрета прерываний; DF (Direction Flag) – флаг направления обработки данных.