第六章系统总线

第六章系统总线 第一节基本概念第二节总线控制第三节总线接口第四节总线标准

第一节基本概念 一、总线的分类 • 物理特性 • 电缆式、主板式、背板式 • 功能特性 • 芯片级、板级、系统级 • 电气特性 • 单端方式与差分方式

二、信息传输方式 • 1. 串行传输 • 波特率与比特率 • 同步与异步 • 2. 并行传输 • 猝发式 • 3. 复合传输（总线复用） • 4. 消息传输（如RamLink, PCI, SCSI）

三、同步方式 1. 同步通信串行同步：信号编码并行同步：专用时钟信号线优点：时序关系简单，实现简单。缺点：在设备速度不一致时按最坏情况确定，不能太长（时钟相移）。实例：EIDE硬盘接口

2. 异步通信 • 串行异步通信：起始检测 • 并行异步通信：握手信号 • 非互锁：

2. 异步通信(续) • 全互锁：（四边沿协议）

2. 异步通信(续) • 3. 半同步方式

例对于具有图示的操作时序的总线，试计算总线的数据传输速率，假设总线上传输的每个字为32位，总线时钟频率为50MHz。解：从图中可见，该总线在5个时钟周期内传输了一个数据字。总线的数据传输带宽为: 1/5=0.2 (字/时钟周期) 或者 50×106×4×0.2=40×106 (字节/秒)

第二节总线控制 • 主模块与从模块 • 总线事务 • 请求 • 裁决 • 地址 • 数据 • 释放。

一、总线请求和裁决 1. 集中式裁决链式查询

一、总线请求和裁决 1. 集中式裁决计数器定时

一、总线请求和裁决 1. 集中式裁决独立请求

一、总线请求和裁决 • 2. 分布式裁决

二、控制算法 • 裁决算法： • 1. 静态优先级：如从0计数 • 2. 平等算法：如连续计数 • 3. 动态优先级：如LRU • 4. 先来先服务：FIFO • 释放算法： • 1. 用完时释放 • 2. 申请时释放 • 3. 抢占时释放

第三节总线接口 • 为什么要用总线接口？

一、串行总线接口 • 通用异步接收器/发送器(UART)：

串行接收方式 • 1. 起始位检测：m倍取样 • 2. 数据位取样：隔m个采样周期后取样一次，共n次 • 3. 停止位检测：隔m个采样周期后取样并检测

接口结构

出错标志 • 1. 奇偶错误 • 2. 帧错误 • 3. 溢出(丢失)错误(overrun error) • 串行接口实例：EIA-232

二、并行总线接口 • 功能部件。 • 1. 系统时钟驱动器。 • 2. 电压控制模块。 • 3. 总线主设备。 • 4. 总线从设备。 • 5. 总线请求部件。 • 6. 中断处理部件。 • 7. 总线仲裁器。 • 8. 中断部件。

第四节总线标准——PCI总线（peripheral Component Interface Bus) • 1. 主要特点 • 采用猝发传输方式 • 速度较高 • 64可扩展 • 隐含式裁决 • 可靠性高（对地址、命令和数据都进行检查） • 三个地址空间（内存、I/O和配置） • 自动配置

2. 信号定义 AD[31:0] 地址/数据 C/BE[3:0] 命令/字节许可 PAR 校验 FRAME# 成帧 TRDY# 目标就绪 IRDY# 始发就绪 STOP# 目标设备请求停止 DEVSEL# 设备选择 IDSEL 始发设备选择 REQ# 总线请求 GNT# 总线许可 CLK 系统时钟 RST# 系统复位 D[63:32] 数据 BE#[7:4] 字节允许 PAR64 高字校验 REQ64# 请求64位传输 ACK64# 确认64位传输 LOCK# 资源封锁（设备独占） PERR# 校验错 SERR# 系统错 SBO# 侦测退出(snoop back off)，命中了一个修改过的块 SDONE 侦测完成，探测结果为“干净” TDI 测试输入 TDO 测试输出 TCK 测试时钟 TMS 测试模式选择 TRST# 测试复位 INTA# 中断请求

3. 命令定义

4. 传输操作时序

5. PCI的发展 • （1）66MHz时钟。 • 在PCI 2.1中允许总线以最高66MHz的时钟工作。PCI规范2.1版定义了66MHz速度下的操作。 • 在64位的66MHz总线中，可达到的最大数据流量是8B×66M/s=528MB/s • （2）Compact PCI。 • Compact PCI是PCI工业计算机制造商联盟制订的规范。它定义了更加坚固耐用的PCI总线，用于工业和嵌入式应用。在电气、逻辑和软件功能方面与PCI完全兼容，并采用紧固机构，具有良好的抗震性能，支持热插拔。 • 习题：7，9

第六章 系统总线