1 / 45

ARQUITECTURA DE COMPUTADORAS II

ARQUITECTURA DE COMPUTADORAS II. Interrupciones en la IBM PC. Carlos Canto Q. ARQUITECTURA DE COMPUTADORAS II. INTERRUPCIONES EN LA IBM PC. POLLING (SONDEO). Carlos Canto Q. ARQUITECTURA DE COMPUTADORAS II. INTERRUPCIONES EN LA IBM PC. INTERRUPCIONES. Carlos Canto Q.

eliora
Download Presentation

ARQUITECTURA DE COMPUTADORAS II

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. ARQUITECTURA DE COMPUTADORAS II Interrupciones en la IBM PC Carlos Canto Q.

  2. ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC POLLING (SONDEO) Carlos Canto Q.

  3. ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC INTERRUPCIONES Carlos Canto Q.

  4. ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EN LA IBM PC TIPOS DE INTERRUPCIONES EN LA IBM PC Internas o excepciones Software Externas o de hardware No Enmascarables NMI Enmascarables INTR Carlos Canto Q.

  5. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II TABLA DE VECTORES DE INTERRUPCIÓN La tabla de vectores de interrupción contiene las direcciones de las rutinas de servicio de las interrupciones que realizan las funciones asociadas con las interrupciones. Las rutinas del POST del BIOS inicializa la tabla de vectores, al momento de “bootear”, con las direcciones de las rutinas suministradas por el código en la ROM BIOS y después el DOS y nuestros programas de aplicación agregan sus respectivos vectores a los vectores de esta tabla, conforme son cargados.. Carlos Canto Q.

  6. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II LA TABLA DE VECTORES DE INTERRUPCIÓN 3FFF Se ubica en 1024 localidades de RAM en la parte más baja de la memoria que permiten 256 vectores de interrupción de 4 bytes cada uno. Tabla de vectores de interrupción CSL 0003 Un vector de interrupción está formado por la dirección de inicio de la rutina de servicio de la interrupción ISR ( 2 bytes para CS y 2 bytes para IP) CSH 0002 Vector 0 IPL 0001 IPh 0000 Carlos Canto Q.

  7. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II LA TABLA DE VECTORES DE INTERRUPCIÓN Error de división por 0 Ejecución paso a paso NMI (No enmascarable) Instrucción INT Desbordamiento (INTO) Reservadas por INTEL (modo protegido) Utilizables por el usuario Cada vector: 4 bytes Dirección del vector: 0: INT x 4 La tabla ocupa 256x4 = 1024 bytes (1 Kbyte) Carlos Canto Q.

  8. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II • Cuando una interrupción ocurre, independientemente de la fuente, el 80x86 realiza lo siguinte: • El CPU carga (push) el registro de banderas al STACK • 2) La CPU carga al STACK la dirección de retorno lejano ( segmento:offset ) primero el valor del segmento. • 3) La CPU determina la causade la interrupción ( esto es, lee el número o tipo de la interrupción) y toma los 4 bytes del vector de interrupción de la dirección 0000:vector*4. • 4) La CPU transfiere el control a la rutina especificada por la tabla de vectores de interrupción. • Después de completados estos pasos,la rutina de servicio de la interrupción toma el control. Cuando la interrupción desea regresar el control , debe ejecutar una instrucción IRET ( Interrupt Return). El retorno de una interrupción recupera del STACK la dirección de retorno lejano y las banderas. Carlos Canto Q.

  9. Operación de las instrucciones INT e IRET PROGRAMA INVOCANTE STACK INT 16h produce un FAR CALL a la dirección contenida en el vector de la interrupción 16h, la dirección de retorno se carga al STACK 0915:0002 Int 0915:0003 16H 0915:0004 04 4 00 TABLA DE VECTOR DE INTERRUPCIONES 1 15 09 FLAGS 0000:0000 0000:0058 2E 0000:0059 RUTINA DE LA ROM BIOS EB 0000:005A 00 0000:005B F0 IRET produce un retorno de la rutina de interrupción al programa invocante, recuperando del STACK la dirección CS:IP de la instruccón que quedó pendiente 2 F000:EB2E F000:E82F IRET 3 INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II Carlos Canto Q.

  10. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II DESCRIPCIÓN DE LA TABLA DE VECTORES DE INTERRUPCIÓN Y SU TIPO Carlos Canto Q.

  11. D 34-37 IRQ5, LPT2, Parallel port hardware (Hard Disk on XT) E 38-3B IRQ6, Floppy Disk adaptor F 3C-3F IRQ7, LPT1, Parallel port hardware 10 40-43 Video services, see note 1 11 44-47 Equipment check 12 48-4B Memory size determination 13 4C-4F Floppy I/O routines 14 50-53 Serial port I/O routines 15 54-57 PC used for Cassette tape services 16 58-5B Keyboard I/O routines 17 5C-5F Printer I/O routines 18 60-63 Points to basic interpreter in a "real" IBM PC 19 64-67 Bootstrap loader 1A 68-6B Time of day services INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II Carlos Canto Q.

  12. 1B 6C-6F Services Ctrl-Break service 1C 70-73 Timer tick (provides 18.2 ticks per second) 1D 74-77 Video parameters 1E 78-7B Disk parameters 1F 7C-7F Video graphics 20 80-83 Program termination (obsolete) 21 84-87 All DOS services available through this Interrupt 22 88-8B Terminate address 23 8C-8B Ctrl-Break exit address 24 90-93 Critical error handler 25 94-97 Read logical sectors INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II Carlos Canto Q.

  13. 26 98-9B Write logical sectors 27 9C-9F Terminate and stay resident routines (obsolete) 28 to 3F A0-A3 to FC-FF Reserved for DOS 40 to 4F 100-103 to 13C-13F Reserved for BIOS 50 140-143 Reserved for BIOS 51 144-147 Mouse functions 52 to 59 148-14B to 164-167 Reserved for BIOS 5A 168-16B Reserved for BIOS 5B 16C-16F Reserved for BIOS 5D 174-177 Reserved for BIOS 5E 178-17B Reserved for BIOS 5F 17C-17F Reserved for BIOS 60 to 66 180-183 to 198-19B Reserved for User programs 67 19C-19F Used for EMS functions INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II Carlos Canto Q.

  14. 68 to 6F 1A0-1A3 to 1BC-1BF Unused 70 1C0-1C3 IRQ8, ISA bus Real time clock 71 1C4-1C7 IRQ9, takes the place of IRQ2 72 1C8-1CB IRQ10 (available hardware interrupt) 73 1CC-1CF IRQ11 (available hardware interrupt) 74 1D0-1D3 IRQ12 (available hardware interrupt) 75 1D4-1D7 IRQ13, maths co-processor 76 1D8-1DB IRQ14, ISA bus hard disk controller 77 1DC-1DF IRQ15, (available hardware interrupt) 78 to 7F 1E0-1E3 to 1FC-1FF Unused 80 to 85 200-203 to 214-217 Reserved for basic 86 to F0 218-21B to 3C0-3C3 Used by basic F1 to FF 3C4-3C7 to 3C4-3FF Unused INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II Carlos Canto Q.

  15. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II EN GENERAL: • La familia de microprocesadores 8086 pueden reconocer 256 diferentes interrupciones, cada una con un código único de TIPO (número) con el que el microprocesador lo identifica. • El procesador usa este código de TIPO ( un número entre 00 y FF en hexadecimal ) para apuntar a una localidad dentro de la tabla de vectores de interrupción. Carlos Canto Q.

  16. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II La CPU no puede dejar una instrucción a medio ejecutar, sensa las interrupciones en el último ciclo de máquina de la instrucción en curso y responde al finalizar la instrucción en curso Termina la instrucción en curso Call ISR Interrupción interna SI SI NMI SI NMI 1 TEMP SI INTR IF 1 Interrupción reconocida Lee código de tipo Ejecuta ISR 0 Pop IP&CS Push flags 1 TF Let temp=TF Pop flags 0 Ejecuta la Siguiente instrucción Clear IF&TF Continua con el programa Push CS&IP Carlos Canto Q.

  17. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES INTERNAS O EXCEPCIONES: Las genera la propia CPU cuando se produce una situación anormal o cuando llega el caso. Por desgracia, IBM se saltó olímpicamente la especificación de Intel que reserva las interrupciones 0-31 para el procesador. • INT 0: error de división, generada automáticamente cuando el cociente no cabe en el registro o el divisor es cero. Sólo puede ser generada mediante DIV o IDIV. • INT 1: paso a paso, se produce tras cada instrucción cuando el procesador está en modo traza (utilizada en depuración de programas). • INT 2: interrupción no enmascarable, tiene prioridad absoluta y se produce incluso aunque estén inhibidas las interrupciones (con CLI) para indicar un hecho muy urgente (fallo en la alimentación o error de paridad en la memoria). Carlos Canto Q.

  18. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES INTERNAS O EXCEPCIONES: • INT 3: utilizada para poner puntos de ruptura en la depuración de programas, debido a que es una instrucción de un solo byte muy cómoda de utilizar. • INT 4: desbordamiento, se dispara cuando se ejecuta un INTO y había desbordamiento. • INT 5: rango excedido en la instrucción BOUND (sólo 286 y superiores). Ha sido incorrectamente empleada por IBM para volcar la pantalla por impresora. • INT 6: código de operación inválido (sólo a partir del 286). Se produce al ejecutar una instrucción indefinida, en la pila se almacena el CS:IP de la instrucción ilegal. • INT 7: dispositivo no disponible (sólo a partir del 286). Carlos Canto Q.

  19. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES DE SOFTWARE: • Producidas por el propio programa usando la instrucción INT para invocar ciertas subrutinas. • La BIOS y el DOS utilizan algunas interrupciones a las que se puede llamar con determinados valores en los registros para que realicen ciertos servicios. Carlos Canto Q.

  20. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EXTERNAS O DE HARDWARE: • Son generadas por dispositivos periféricos externo a través de una señal eléctrica. • Se solicita la atención de la CPU aplicándole la señal a sus terminales INT y NMI • Las Enmascarables por INT : activa a nivel alto • Las No Enmacarables por NMI: activa en flanco de subida Carlos Canto Q.

  21. INTR CPU NMI INTA INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EXTERNAS O DE HARDWARE: La CPU genera dos impulsos de reconocimiento de interrupción Carlos Canto Q.

  22. INTERRUPCIONES EN LA IBM PC INTERRUPCIONES ENMASCARABLES ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EXTERNAS O DE HARDWARE: • SE HABILITAN O DESHABILITAN POR PROGRAMA: • Con la instrucción SETI se habilitan las interrupciones y pone la bandera IF a 1 • Con la instrucción CLI se inhiben todas las posibles interrupciones de este tipo y se pone la bandera IF a 0. • LA CPU RESPONDE AL SER ACEPTADA LA INTERRUPCIÓN, CON UNA SEÑAL EN SU TERMINAL INTA ( INTERRUPT ACNOWLWDGE) Carlos Canto Q.

  23. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II INTERRUPCIONES EXTERNAS O DE HARDWARE: INTERRUPCIONES ENMASCARABLES: son solicitadas por periféricos externos, a través de un Controlador de interrupciones programable ( Programmable Interrupts Controller : PIC) que se conecta a la terminal INT del mprocesador, La aceptación o no depende del status de la bandera de interrupciones IF Carlos Canto Q.

  24. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II Carlos Canto Q.

  25. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II A partir de la IBM AT se incluyen 2 controladores de interrupción, donde el segundo controlador (ESCLAVO) está conectado en cascada a la línea de interrupción 2 del primer controlador ( MAESTRO) . L a líneas de interrupción del segundo controlador están numeradas de 8 a 15. Debido a este “cascadeo”, la línea de interrupción 2 no está disponible. Sin embargo ; para compatibilidad con la PC original, la línea de interrrupción 2 es conectada a al línea 9 del segundo controlador ( tal que, si un dispositivo en la PC es configurado para la interrupción 2, en realidad éste usa la interrupción 9) Carlos Canto Q.

  26. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II Interrupciones reservadas: IRQ0 Temporizador (Timer) IRQ1 Teclado IRQ8 Reloj de tiempo real IRQ13 Errores del coprocesador IRQ14 Controlador de disco duro IRQ3 Puerto serie COM1 IRQ4 Puerto serie COM2 IRQ6 Controlador de diskette IRQ7 Puerto paralelo Al inicio del sistema se especifica: PIC MAESTRO INT = IRQ + 8 PIC ESCLAVO INT = IRQ + 70h PIC MAESTRO Dir E/S = 20h, 21h PIC ESCLAVO Dir E/S = A0h, A1h Carlos Canto Q.

  27. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II Entradas del controlador programable de interrupciones PIC 8259 Carlos Canto Q.

  28. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II El PIC 8259 (“Programmable Interrupt Controller”) ESQUEMA INTERNO DE BLOQUES Carlos Canto Q.

  29. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II El PIC 8259 (“Programmable Interrupt Controller”) El registro de máscara Permite enmascarar individualmente cada entrada: 1 Prohibe interrupciones por esa línea 0 Permite interrupciones por esa línea Carlos Canto Q.

  30. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II El PIC 8259 (“Programmable Interrupt Controller”) • Proceso de una interrupción en el PIC • Un periférico solicita interrupción 2. El PIC solicita interrupción a la CPU (INT) 3. La CPU reconoce la petición con un primer pulso de INTA 4. Se activa el bit correspondiente de ISR y se desactiva en IRR Carlos Canto Q.

  31. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II El PIC 8259 (“Programmable Interrupt Controller”) Proceso de una interrupción en el PIC (continuación) • 5. La CPU envía el segundo pulso de INTA • 6. El PIC coloca un puntero de 8 bits en el bus de datos • El valor del puntero es distinto para cada entrada IRQ • Es programable • 7. A partir de entonces comienza a ejecutarse la rutina de atención Carlos Canto Q.

  32. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II El PIC 8259 (“Programmable Interrupt Controller”) Fin de interrupción (EOI) Los bits activos de ISR bloquean futuras peticiones por esa línea Carlos Canto Q.

  33. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II El PIC 8259 (“Programmable Interrupt Controller”) Fin de interrupción (EOI) • Deben ponerse a 0 al terminar la rutina de servicio: (EOI) • Formas de poner a 0 el bit de ISR: • 1. Programar el modo automático (AEOI) • El bit se pone a 0 automáticamente al colocar el puntero en el bus de datos • 2. Enviar al PIC el comando EOI: • No específico : pone a 0 el de más prioridad • Específico: pone a 0 el que se le indica • Generalmente se envía el EOI justo antes del IRET Carlos Canto Q.

  34. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II El PIC 8259 (“Programmable Interrupt Controller”) Carlos Canto Q.

  35. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II CONEXIÓN DE LOS CONTROLADORES PROGRAMABLES DE INTERRRUPCIÓN (PIC) 8259 A LA PC • Los PICs se conectan al sistema a través de Los puertos de E/S 20h/A0h y 21h/A1h. • La primera dirección es la dirección del PIC maestro (IRQ0-IRQ7), la segunda corresponde al PIC esclavo (IRQ8-IRQ15). • La 20h/A0h es una localidad de lectura/escritura a la cual se escriben comandos al PIC y se lee su status, nos referiremos a éste como el registro de comandos o el registro de status. • EL registro de comandos es de sólo escritura y el de status es de sólo lectura . Ellos solo comparten la misma localidad de E/S. Las líneas de READ/WRITE del PIC determina que registro va a accesar el CPU. • EL puerto 21h/A1h es una localidad de lecto/escritura que contiene el registro máscara de interrupción. Carlos Canto Q.

  36. INTERRUPCIONES EN LA IBM PC ARQUITECTURA DE COMPUTADORAS II Registro de máscara de Interrupción del PIC El registro de máscara del PIC es un registro de 8 bits que nos permite habilitar y deshabilitar individualmente las interrupciones de los dispositivos del sistema. Esto es similar a las acciones de las instrucciones CLI y STI, pero sobre un dispositivo Para deshabilitar la interrupción de algún dispositivo específico, escriba un uno al registro de máscara Para habilitar la interrupción de algún dispositivo específico, escriba un cero al registro de máscara Carlos Canto Q.

  37. INTERRUPCIONES EN LA IBM PC INTERRUPCIONES DEL BIOS ARQUITECTURA DE COMPUTADORAS II • SERVICIO A DISPOSITIVOS PERIFÉRICOS..............(6) • STATUS DEL EQUIPO..................................................(2) • HORA Y FECHA...........................................................(1) • PRINT SCREEN...........................................................(1) • SERVICIOS ESPECIALES............................................(2) Carlos Canto Q.

  38. INTERRUPCIONES EN LA IBM PC INTERRUPCIONES DEL BIOS ARQUITECTURA DE COMPUTADORAS II SERVICIO A DISPOSITIVOS PERIFÉRICOS: • INT 10H............................................SERVICIO DEL VIDEO • INT 13H............................................SERVICIOS DE DISKETTE • INT 14H............................................COMUNICACIONES • INT 15H............................................SERVICIOS DEL SISTEMA • INT 16H............................................SERVICIOS DEL TECLADO • INT 17H............................................SERVICIOS DE IMPRESORA Carlos Canto Q.

  39. INTERRUPCIONES EN LA IBM PC INTERRUPCIONES DEL BIOS ARQUITECTURA DE COMPUTADORAS II STATUS DEL EQUIPO: • INT 11H............................................LISTADO DEL EQUIPO • INT 12H............................................TAMAÑO DE MEMORIA HORA Y FECHA: • INT 1AH............................................HORA Y FECHA PRINT SCREEN: • INT 5H.............................................IMPRESIÓN DE PANTALLA • INT 18H...........................................ACTIVAR LA BASIC-ROM SERVICOS ESPECIALES: • INT 19H...........................................ACTIVAR RUTINA DE ARRANQUE CARGADO Carlos Canto Q.

  40. INTERRUPCIONES EN LA IBM PC Función 02 de la INT 10H del BIOS ARQUITECTURA DE COMPUTADORAS II Renglón 0 Columna 0 DL 0123 76 77 78 79 Colocación del cursor 0 1 2 Renglón 0 Columna 79 DH 22 23 24 Renglón 24 Columna 79 Renglón 12 Columna 40 Ejemplo:Colocar al cursor en las posiciones(DL,DH)=(12,40) MOV AH,02H ;invocar a la función 2 de la INT 10h MOV BH,00 ;trabajar con la página 0 MOV DH,12 ;cargar el #de columna en DH MOV DL,40 ;cargar el # de renglón en DL INT 10H ;Invocar a la rutina del BIOS Renglón 24 Columna 0 INT 10H DEL BIOS AH=02 BH=00 Colocación del cursor DH = renglón DL = columna Carlos Canto Q.

  41. Cx posición inicial 00:00 Dx posición final 18:4F INTERRUPCIONES EN LA IBM PC Función 06 de la INT 10H del BIOS ARQUITECTURA DE COMPUTADORAS II Limpiar la pantalla AH=06 INT 10H DEL BIOS AL=00 Limpiar la pantalla BH=# de atributo CX=renglón:columna(inicio) DX=renglón:columna ( final ) AL=00; Pantalla completa BH=atributo de la pantalla ejemplo: 7=blanco 1=azul Carlos Canto Q.

  42. INTERRUPCIONES EN LA IBM PC Atributos de la pantalla ARQUITECTURA DE COMPUTADORAS II El atributo se carga al registro BH • Cada carácter de la pantalla monocromática tiene su propio atributo: • parpadeante o no • intensificado o no • video normal o inverso. BH: b5 b7 b6 b4 b3 b2 b1 b0 Foreground 000=negro 001=azul 010=verde 011=cian 100=rojo 101=magenta 110=café 111=blanco Background 000=negro 001=azul 010=verde 011=cian 100=rojo 101=magenta 110=café 111=blanco • Cada posición de un carácter en la pantalla (25X80=2000 ) es representado por 2 bytes: • El primero es el ASCII del caracter • El segundo es el byte que contiene el atributo Intensidad 0= normal 1=intensificado Parpadeo 0= normal 1=parpadeante Carlos Canto Q.

  43. INTERRUPCIONES EN LA IBM PC SERVICIOS DE LA INT 14H DEL BIOSMANEJO DEL PUERTO SERIAL ARQUITECTURA DE COMPUTADORAS II Servicio Descripción __________________________________________ • 00 Inicializa el puerto serial • 01 Envía un carácter • 02 Recibe un carácter • 03 Lee el status del puerto serie • 04 Inicializa el puerto serie extra • 05 Control del puerto de comunc. Carlos Canto Q.

  44. INTERRUPCIONES EN LA IBM PC SERVICIO 00 DE LA INT 14H :INICIALIZACIÓN DEL PUERTO SERIAL ARQUITECTURA DE COMPUTADORAS II ACTIVA LOS PARAMETROS SIGUIENTES: _________________________________________ • EL BAUDAJE • LA PARIDAD • EL NÚMERO DE STOPS BITS • EL TAMAÑO EN BITS DEL DATO Carlos Canto Q.

  45. INTERRUPCIONES EN LA IBM PC SERVICIOS DE LA INT 14H DEL BIOSSERVICIO 00h:INICIALIZACIÒN DEL PUERTO SERIAL ARQUITECTURA DE COMPUTADORAS II b7 b6 b5 b4 b3 b2 b1 b0 Tamaño del dato • Baudaje • _________ • bps • _________ • 000 110 • 001 150 • 010 300 • 011 600 • 1200 • 2400 • 4800 • 111 9600 # de stops bits Código de paridad Código de baudaje • Paridad • ________________ • 43 significado • ________________ • 00 ninguna • 01 Paridad impar • 10 ninguna • Paridad par • Tamaño del dato • ____________ • 10 significado • ____________ • 00 No usado • 01 No usado • 10 7 bits • 8 bits Stop bits _____________ bit2 significado _____________ 0 1stop bit 1 2 stops bits Carlos Canto Q.

More Related