1 / 20

Wykorzystanie pamięci półprzewodnikowych

Wykorzystanie pamięci półprzewodnikowych. Pamięci 1/19. Mapa pamięci operacyjnej Zależności czasowe Zasilanie układów pamięci. SRAM 6116 (2kB). EPROM 2716 (2kB). DRAM

eileen
Download Presentation

Wykorzystanie pamięci półprzewodnikowych

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Wykorzystanie pamięci półprzewodnikowych

  2. Pamięci 1/19 Mapa pamięci operacyjnej Zależności czasoweZasilanie układów pamięci

  3. SRAM 6116 (2kB) EPROM 2716 (2kB) DRAM 1Mb1 256kb4 A7 A6 A5 A4 A3 A2 A1 A0 I/O1 I/O2 I/O3 GND Ucc A8 A9 /WE /OE A10 /CS I/O8 I/O7 I/O6 I/O5 I/O4 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND Ucc A8 A9 /WE /OE A10 /CS D7 D6 D5 D4 D3 DI /WE /RAS TF A0 A1 A2 A3 Ucc GND DO /CAS A9 A8 A7 A6 A5 A4 D0 D1 /WE /RAS A0 A1 A2 A3 Ucc GND D3 D2 /CAS /OE A8 A7 A6 A5 A4 SRAM 8464 (8kB) EPROM 2764 (8kB) PSRAM TC51832 (32kB) A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND Upp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND Ucc /WE CE2 A8 A9 A11 /OE A10 /CE1 D7 D6 D5 D4 D3 Ucc /PGM A8 A9 A11 /OE A10 /CE D7 D6 D5 D4 D3 A14 A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND Ucc /WE A13 A8 A9 A11 /OE A10 /CE D7 D6 D5 D4 D3 Przykładowe obudowy Pamięci - wykorzystanie 2/19

  4. pamięci zewn. ukł.obsługiPAO dekodery adresów kontrolery przerwań timeryRTC pamięci konfiguracji dyski półprzewodnikowe procesor pamięćprogramu(ROM) pamięćdanych(RAM) urz.komuni-kacyjne urz.obiek- towe urz.opera- torskie pamięć operacyjna pamięci buforująceinformację pamięć obrazu Wykorzystanie pamięci półprzewodnikowych: Pamięci - wykorzystanie 3/19 • dołączanie układów pamięci do magistrali • rozróżnialność różnych typów pamięci w systemie

  5. ‘245 B0 B1 B2 A0 B3 : B4 A7 B5 B6 B7 /G DIR D0 D1 D2 D3 D4 D5 D6 D7 RAM /OE /WE /CE A0 : An D A T A /RD DI DO RAM R/W /CE A0 : An Dx /MREQ /RD /WR /CS /WR /CS A D D R A D D R Podłączanie pamięci do magistrali systemowej Pamięci - wykorzystanie 4/19

  6. 0000h 0800h 1000h 1800h 2000h FFFFh 2kB EPROM 2kB SRAM 2kB SRAM 2kB SRAM 0000h 0800h 1000h 1800h FFFFh 4kB EPROM 2kB SRAM 0000h 1000h 8000h 9000h FFFFh 4kB EPROM 4kB SRAM 0000h 0800h 1000h 1800h 2000h FFFFh 2kB EPROM 2kB EPROM 2kB EPROM 2kB SRAM Mapa pamięci Jest to przyporządkowanie różnych typów i rozmiarów pamięci różnym adresom w przestrzeni adresowej mikroprocesora (systemu mikroprocesorowego). Pamięci - mapa pamięci 5/19

  7. D[0..7] U2 U3 11 11 10 10 D0 A0 D0 A0 12 12 9 9 D1 A1 D1 A1 U1 13 13 8 8 D2 A2 D2 A2 Vcc 15 6 15 7 7 7 D3 A3 Y7 E3 D3 A3 16 5 16 9 6 6 D4 A4 Y6 E2 D4 A4 17 4 17 10 5 5 D5 A5 /MRQ Y5 E1 D5 A5 18 18 11 4 4 D6 A6 Y4 D6 A6 19 19 12 3 3 D7 A7 Y3 D7 A7 A15 3 13 25 25 A8 Y2 C A8 A14 2 14 24 24 A9 Y1 B A9 A13 1 15 21 21 A10 Y0 A A10 23 23 A11 A11 2 2 A12 A12 74LS138 6164 2764 22 20 OE WE CS2 CS1 CE OE PGM VPP 27 22 26 27 Vcc 20 1 Vcc /WR /RD A[0..15] Przykład realizacji mapy pamięci: dokładnej: EPROM 2764 - 8kB: 0000h..1FFFh SRAM 6164 - 8kB: 2000h..3FFFh niewykorzystane: 4000h..0FFFFh Pamięci - mapa pamięci 6/19

  8. Przykład realizacji uproszczonej: Pamięci - mapa pamięci 7/19 • Efekt: • ta sama komórka pamięci jest widoczna pod 4 adresami,różniącymi się bitami A15 i A14 • Wady: • „zużycie” całej przestrzeniu adresowej; • brak możliwości rozbudowy zasobów pamięci;

  9. odczyt tRC ADR CE R/W D0..D7 tACE tHAD tHDC tAA tHDA tARW tAx - czas reakcji pamięci na określony sygnał sterujący przy ustalonych pozostałych sygnałach: tAA - od zmiany ADR; tACE - od uaktywnienia /CE; tARW - od zmiany sygnału R/W; Odczyt pamięci statycznej - zależności czasowe Pamięci - zależności czasowe 8/19 czas cyklu odczytu - czas między początkiem cyklu odczytu a początkiem kolejnego cyklu odczytu/zapisutRC = tAA + tHAD czas przetrzymania adresu po odpowiedzi pamięci na odczyt czas przetrzymania danych na szynie po zaniku /CE czas przetrzymania danych na szynie po zaniku adresu tA - czas dostępu - największy z czasów tAx

  10. zapis tWC ADR CE R/W D0..D7 tWR tW tHDW Zapis pamięci statycznej - zależności czasowe Pamięci - zależności czasowe 9/19 czas cyklu zapisu - czas między początkiem cyklu zapisu a początkiem kolejnego cyklu odczytu/zapisu czas odzyskiwania własności przez pamięć po zaniku sygnału zapisu - czas między końcem sygnału zapisu a początkiem kolejnego cyklu dostępu do pamięci wymagany czas trwania impulsu zapisu wymagany czas przetrzymania danych po zaniku impulsu zapisu

  11. pakiet JC pakiet RAM tB1 blok pamięci tAAtARWtACS P tR tRAD DANE ADRESY STEROWANIA tB4 tB3 /CS dekoder pakietu tD1 tB2 Przykład przepływu sygnałów przy odczycie pamięci półprzewodnikowej: Pamięci - zależności czasowe 10/19

  12. ADRP ADRMAG CS RDP RDMAG DPAM DMAG DP tB1 tD1 tB2 tR tARW tACS tAA tB3 tB4 tA tRAD Przykład zależności czasowych sygnałów przy odczycie pamięci półprzewodnikowej: Pamięci - zależności czasowe 11/19

  13. Warunki poprawnego odczytu: W1: tRAD> tA1 = tB1 + tAA + tB3 + tB4 W2: tRAD> tA2 = tB1 + tD1 + tACS + tB3 + tB4 W3: tRAD> tA3 = tR + tB2 + tARW + tB3 + tB4 Pamięci - zależności czasowe 12/19 • Przykład analizy opóźnień: • Zał.: EPROM o czasach: tAA = 200ns , tACS = 200ns , tAOE = 75ns (tARW) • P Z80 z  = 2.5MHz  tR = 150ns , tRAD = 800ns • tB1 , tB2 , tB3 , tB4 = 10ns , tD1 = 20ns • W1: tA1 = tA1 = tB1 + tAA + tB3 + tB4 = 10+200+10+10 = 230ns • W2: tA2 = tA2 = tB1 + tD1 + tACS + tB3 + tB4 = 10+20+200+10+10 = 250ns • W3: tA3 = tA3 = tR + tB2 + tARW + tB3 + tB4 = 150+10+75+10+10 = 255ns • ( tA1 , tA2 , tA3 )  tA = 255ns < tRAD • Nawet przy  = 6MHz przykładowy EPROM będzie czytany poprawnie.

  14. pakiet JC pakiet RAM tB1 blok pamięci P tR tRAD DANE ADRESY STEROWANIA tB4 tB3 /CS dekoder pakietu tD1 tB2 WR MRQ Przykład przepływu sygnałów przy zapisie do pamięci półprzewodnikowej: Pamięci - zależności czasowe 13/19

  15. ADRP ADRMAG CS WRP WRMAG D P DMAG D PAM tABW* tCSBW* tB1 tD1 tWR* tWPuP tB2 tWuP tWP* tDBW* tDHW* tB1+tB3 tDuP1 tB1 tB3 tDuP2 Przykład zależności czasowych sygnałów przy zapisie pamięci półprzewodnikowej: Pamięci - zależności czasowe 14/19

  16. W przypadku cyklu zapisu do RAM należy sprawdzać: • czas trwania strobu (impulsu) zapisu generowanego przez P; • czasy wyprzedzenia strobu zapisu przez sygnały ADR, DATA, /CS, których źródłem jest P i układy pośredniczące (bufory, dekodery) i porównywać je z danymi katalogowymi pamięci; • czas przetrzymania danych po zaniku impulsu wpisu. • Warunki poprawnego zapisu: • W1: tWPuP > tWP* • W2: tWuP + tB2 + tWPuP - tB1 > tABW* • W3: tWuP + tB2 + tWPuP - tB1 - tD1 > tCSBW* • W4: tWuP + tB2 + tWPuP - tDuP1 - tB1 - tB3 > tDBW* • W5: tDuP2 + tB1 + tB3 - tWuP - tB2 - tWPuP > tDHW* Pamięci - zależności czasowe 15/19

  17. Pamięci - zasilanie 16/19 • Podczas pracy układy pamięci pobierają 2 wartości prądu zasilania: • prąd pracy ICC - płynie w chwilach dostępu do pamięci; • prąd spoczynkowy ISB - płynie w pozostałych odcinkach czasu przy zasilaniu nominalnym napięciem pracy UCC; • prąd podtrzymania IDR - płynie przy obniżonym napięciu zasilania do UDR. • Warunki poprawnego zapisu:

  18. UCC ICC ISB Dt DI praca praca CE CE CE IZAS IZAS Prądy ICC i ISB: Pamięci - zasilanie 17/19 DQ=DtDI „odległe”źródło ładunku- zasilacz „bliskie”źródło ładunkunp. kondensator

  19. Podtrzymanie danych w CMOS-SRAM przy obniżonym napięciu: UDD UCE VDR VDR » 2V UCE > VDR-0,2V 0V ISB IDR • Kości pamięci winny być blokowane bezpośrednio na swych zasilaniach kondensatorami bezindukcyjnymi (tantalowymi, ceramicznymi) w celu: • stłumienia pików prądowych na liniach zasilających; • zapewnienia szybkości pracy. Pamięci - zasilanie 18/19

  20. Przykład układu kontrolującego i przełączającego zasilanie: Pamięci - zasilanie 19/19

More Related