1 / 21

8051 구조

8051 구조. 목 차. 1. 기본 구조 및 핀 기능 2. 8051 메모리 구조 3. MCS-51 기본 설계. 8051 의 기본 특징 ① 8bit CPU 로 최적화된 응용에 적합 ② 5V 단일 전원에서 동작하며 , HMOS 기술을 이용하여 전력소비가 작다 . ③ 비트단위로 조작 , 제어할 수 있는 강력한 부울함수 프로세싱이 가능 ④ 4Kbyte 의 내부 프로그램 메모리 (ROM) 를 내장 ( 단 , 8031 은 제외 ).

eadoin
Download Presentation

8051 구조

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 8051 구조 Slide 1 (of 21)

  2. 목 차 1. 기본 구조 및 핀 기능 2. 8051 메모리 구조 3. MCS-51 기본 설계 Slide 2 (of 21)

  3. 8051의 기본 특징 ① 8bit CPU로 최적화된 응용에 적합 ② 5V 단일 전원에서 동작하며, HMOS 기술을 이용하여 전력소비가 작다. ③ 비트단위로 조작, 제어할 수 있는 강력한 부울함수 프로세싱이 가능 ④ 4Kbyte의 내부 프로그램 메모리(ROM)를 내장(단, 8031은 제외). ⑤ 128byte의 내부 데이터 메모리(RAM)와 128byte의 특수 기능 레지스터를 내장 • 4개의 레지스터 뱅크(register bank) • 128bit의 bit flag (직접 어드레싱 가능) • 128byte의 특수 기능 레지스터 (SFR : Special Function Register) ⑥ 외부 프로그램 메모리와 데이터 메모리를 각각 64Kbyte까지 확장 가능 (단, 프로그램 메모리의 하위 4Kbyte는 자체 내장) ⑦ 4개의 8bit 입출력 포트 내장 • 32개(=48bit)의 양방향 입출력 포트가 외부장치를 제어 Slide 3 (of 21)

  4. 8051의 기본 특징(계속) ⑧ 16bit 타이머/카운터가 2개 내장(8032와 8052는 3개 내장) ⑨ 데이터 통신용 완전 전이중 방식의 직렬 포트(full duplex UART)가 내장 ⑩ 2중 우선순위구조를 갖는 5개의 인터럽트 소스(8032와 8052는 6개) ⑪ 발진회로 및 클록회로가 칩에 내장 • 1~12MHz(내부에서 12분주), 제조회사 모델에 따라 32MHz까지 사용 가능 ⑫ 칩 내에 EEPROM이 내장(아트멜사의 AT89S 시리즈). ⑬ SPI 직렬 인터페이스와 watch dog timer가 내장(아트멜사의 AT89S 시리즈). ⑭ 파워 콘트롤 모드(Idle과 power-down 모드) 제공 Slide 4 (of 21)

  5. 8051 Family Slide 5 (of 21)

  6. 8051의 핀 구조 및 기능 PDIP형 PLCC형 Slide 6 (of 21)

  7. 포트 0(P0) (핀번호 : 32~39) • 기본적인 기능으로 8비트 양방향성 입/출력 포트로 사용 • P0 포트의 모든 핀은 오픈 드레인처럼 구성되어 있기 때문에 입출력 포트로 사용할 경우에는 반드시 풀업(pull-up) 저항을 연결 • 8개의 LS-TTL을 구동 가능(fan-out : LS-TTL 8개). • 8751(EPROM)을 사용할 경우에는 프로그램 write 시 데이터 버스(D0∼D7)로 사용 • 2차 기능으로 외부 메모리(ROM, RAM)를 액세스하는 경우 메모리의 하위 어드레스(A0-A7)와 데이터 버스로 사용 Slide 7 (of 21)

  8. 포트 1(P1) (핀번호 : 1~8) • 기본적인 기능으로 8비트 양방향성 입/출력 포트로 사용되며, 내부에서 풀업되어 있음 • 8개의 LS-TTL을 구동 가능(fan-out : LS-TTL 8개). • 8751(EPROM)을 사용할 경우에는 프로그램 write 시 하위 어드레스(A0~A7)로 사용 • 포트 2(P2) (핀번호 : 21~28) • 기본적인 기능으로 8비트 양방향성 입/출력 포트로 사용되며, 내부에서 풀업되어 있음 • 8개의 LS-TTL을 구동 가능(fan-out : LS-TTL 8개). • 외부 메모리(ROM, RAM) 확장 시 상위 어드레스(A8~A15)로 사용 • 8751(EPROM)을 사용할 경우에는 프로그램 write 시 상위 어드레스(A8~A15)로 사용 Slide 8 (of 21)

  9. 포트 3(P3) (핀번호 : 10~17) • 기본적인 기능으로 8비트 양방향성 입/출력 포트로 사용되며, 내부에서 풀업되어 있음 • 4개의 LS-TTL을 구동 가능(fan-out : LS-TTL 8개). • 2차 기능으로 타이머/카운터, 직렬포트, read, write 제어기능을 포트설정에 따라 자동으로 이루어짐 Slide 9 (of 21)

  10. 시스템 리셋(RST) (핀번호 : 9) • 시스템 리셋은 모든 동작 조건에 우선하며, RST 핀을 적어도 2 기계사이클(24 클록 시간) 동안 high 상태로 함으로써 이루어진다 리셋 후 내부 레지스터 값 Slide 10 (of 21)

  11. power on 리셋회로 7414를 이용한 회로 TL7705 reset IC를 이용한 회로 Slide 11 (of 21)

  12. 클록 오실레이터(XTAL 2, XTAL 1) (핀번호 : 18, 19) 클록 오실레이터 연결방법 외부 클록신호를 연결하는 방법 Slide 12 (of 21)

  13. (핀번호 : 29) ROM에 저장되어 있는 데이터를 읽을 때 사용된다. 데이터 메모리(RAM)에서 데이터를 읽을 때에는 동작하지 않는다. • (핀번호 : 30) 하위 어드레스(A0~A7)를 외부의 래치소자에 래치시키기 위해 제공되는 신호이다. • (핀번호 : 31) 내부 ROM이 있는 형태의 CPU(87C51, 89C51)에서 내부 ROM을 사용할 경우에는 high(Vcc)에 연결하고, 내부 ROM이 없는 형태의 CPU(80C31, 80C32)이거나 내부에 ROM이 있어도 사용하지 않는 경우에는 low(접지, ground, GND)에 연결한다. • Vss(핀번호 : 20), Vcc (핀번호 : 40) 직류전원을 연결하는 단자이며, 공급 전원 Vcc=5V, 전원 접지 Vss=GND=0V를 연결한다. Slide 13 (of 21)

  14. 8051 메모리 구조 프로그램 메모리 데이터 메모리 내부 RAM 및 SFR Slide 14 (of 21)

  15. 특수기능 레지스터 영역(SFR:Special Function Register) • 범용 레지스터의 기능과 각종 칩 내장 장치들을 위한 기능을 수행 Slide 15 (of 21)

  16. 특수 기능 레지스터 영역에 존재하는 레지스터들의 기호와 기능 Slide 16 (of 21)

  17. 이 경우 1000H 번지 이상을 읽으면 자동적으로 외부 ROM을 액세스 프로그램 메모리(ROM) 내부 ROM의 사용 여부는 를 사용하여 선택. 내부 ROM 사용 내부 ROM 사용하지 않음 프로그램 메모리 데이터 메모리 Slide 17 (of 21)

  18. 외부 프로그램 메모리 인터페이스 • ALE는 외부메모리에 어드레스를 래치하기 위해 사용 • 은 외부 프로그램 메모리를 선택함을 나타낸다. Slide 18 (of 21)

  19. 256 번지 이하의 주소를 사용할 경우 외부 데이터 메모리 • 내부 RAM과는 별도로 최대 64K Byte까지 사용 가능 외부 확장 데이터 메모리 인터페이스 Slide 19 (of 21)

  20. MCS-51 기본 설계 Flash ROM (89C5x) Type의 최소 디자인 회로상의 를 VCC로 연결하여 내부 프로그램 메모리를 사용. 89C51의 내부 프로그램 메모리는 4kbyte인데 그 이상이 되면 당연히 으로 외부 프로그램 메모리를 액세스한다. Slide 20 (of 21)

  21. ROM less(80C3x) type 의 최소 디자인 Slide 21 (of 21)

More Related