Download
1 / 30
300 likes | 388 Views
智能仪器可测试性设计. 主要内容. 可测试性概述 固有测试性设计 机内自测试技术 ---BIT 设计实例. 随着计算机技术的飞速发展和大规模集成电路的广泛应用，智能仪器在改善和提高自身性能的同时，也大大增加了系统的 复杂性 。这就给智能仪器的 测试 带来诸多问题，如测试时间长、故障诊断困难、使用维护费用高等，从而引起了人们的高度重视。自 20 世纪 80 年代以来，测试性和诊断技术在国外得到了迅速发展，研究人员开展了大量的系统测试和诊断问题的研究，测试性逐步形成了一门与可靠性、维修性并行发展的学科分支。.
E N D
主要内容 • 可测试性概述 • 固有测试性设计 • 机内自测试技术---BIT • 设计实例
可测试性是系统和设备的一种便于测试和诊断的重要设计特性，对各种复杂系统尤其是对电子系统和设备的维修性、可靠性和可用性有很大影响。可测试性设计要求在设计研制过程中使系统具有自检测和为诊断提供方便的设计特性。具有良好测试性的系统和设备，可以及时、快速地检测与隔离故障，提高执行任务的可靠性与安全性，缩短故障检测与隔离时间，进而减少维修时间，提高系统可用性，降低系统的使用维护费用。可测试性是系统和设备的一种便于测试和诊断的重要设计特性，对各种复杂系统尤其是对电子系统和设备的维修性、可靠性和可用性有很大影响。可测试性设计要求在设计研制过程中使系统具有自检测和为诊断提供方便的设计特性。具有良好测试性的系统和设备，可以及时、快速地检测与隔离故障，提高执行任务的可靠性与安全性，缩短故障检测与隔离时间，进而减少维修时间，提高系统可用性，降低系统的使用维护费用。
可测试性概述 • 可测试性与可测试性设计 • 测试性要求 • 测试方案 • 可测试性设计优点
可测试性概述 • 可测试性 可测试性（Testability）是指产品能够及时准确地 确定其自身状态（如可工作，不可工作，性能下 降等）和隔离其内部故障的设计特性。 可控制性(Controllability) 可观测性(Observability) 可预见性(Predictability)
可测试性概述 • 可测试性设计 (Design For Testability — DFT) 是一种以提高产品测试性为目的的设计方 法学。
可测试性概述 • 测试性要求 在尽可能少地增加硬件和软件的基础上， 以最少的费用使产品获得所需的测试能 力，简便、迅速、准确地实现检测和诊 断。
可测试性概述 • 可测试性设计优点 1．提高故障检测的覆盖率； 2．缩短仪器的测试时间； 3．可以对仪器进行层次化的逐级测试 4．降低仪器的维护费用。 • 可测试性设计缺点 1．额外的软/硬件成本； 2．系统设计时间增加。
固有测试性设计 • 总体设计 • 通用设计准则
固有测试性是指仅取决于产品硬件设计，不依赖于测试激励和响应数据的测试性。它包括功能和结构的合理划分、测试可控性和可观测性、初始化、元器件选用以及与测试设备兼容性等，即在系统和设备硬件设计上要保证其有方便测试的特性。它既支持BIT，也支持外部测试,固有测试性既有利于BIT，也支持外部测试设备，是满足测试性要求的基础。因此在测试性设计中，应尽早进行固有测试性的分析与设计，避免返工和浪费。固有测试性是指仅取决于产品硬件设计，不依赖于测试激励和响应数据的测试性。它包括功能和结构的合理划分、测试可控性和可观测性、初始化、元器件选用以及与测试设备兼容性等，即在系统和设备硬件设计上要保证其有方便测试的特性。它既支持BIT，也支持外部测试,固有测试性既有利于BIT，也支持外部测试设备，是满足测试性要求的基础。因此在测试性设计中，应尽早进行固有测试性的分析与设计，避免返工和浪费。
固有测试性设计 • 总体设计 模块划分 功能和结构设计 元器件选择
固有测试性设计 • 通用设计准则 结构设计 功能划分 模拟电路设计 数字电路设计 传感器电路设计 光电电路设计
机内测试技术--BIT • BIT简介 • 常规BIT技术 • 智能BIT技术
BIT简介 • BIT的由来 传统的测试主要是利用外部的测试仪器（ETE）对被测设备进行测试，ATE是ETE的自动化产物。由于ATE费用高、种类多、操作复杂、人员培训困难，而且只能离线检测，随着复杂系统维修性要求的提高，迫切需要复杂系统本身具备检测、隔离故障的能力以缩短维修时间。所以，BIT在测试研究当中占据了越来越重要的地位，成为维修性、测试性领域的重要研究内容。在测试性研究中，BIT技术应用范围越来越广，正发挥着越来越重要的作用。
BIT简介 • BIT的定义 定义1：BIT是指系统、设备内部提供的检 测、隔离故障的自动测试能力。 定义2：BIT的含义是：系统主装备不用外 部测试设备就能完成对系统、分系 统或设备的功能检查、故障诊断与 隔离以及性能测试，它是联机检测 技术的新发展。
常规BIT技术 • 通用BIT技术 BIT通用设计性设计准则 BIT测试点的选择与配置
常规BIT技术 • 数字BIT技术 板内ROM式BIT 微处理器BIT 微诊断法 内置逻辑块观察法 边界扫描BIT
常规BIT技术 • 板内ROM式BIT 板内只读存储器(on—boardROM)实现的机 内测试是一种由硬件和固件实现的非并行 式BIT技术。该技术包括：将存储在ROM 中的测试模式施加到被测电路CUT中，然 后将CUT的响应与期望的正常响应GMR对 比，据此给出测试“通过/不通过(GO/ NOGO)”输出信号。
常规BIT技术 • 微处理器BIT 微处理器BIT是使用功能故障模型来实现 的，该模型可以对微处理器进行全面有效 的测试。该方法可能会需要额外的测试程 序存储器。此外，由于被测电路的类型不 同，还可能需要使用外部测试模块。该外 部测试模块是一个由中央处理单元CPU控 制的电路，用于控制和初始化位于微处理 器模块内的外围控制器件。
常规BIT技术 • 微诊断法 微诊断法是一种在微代码级别上进行微程 序设计实现的诊断BIT技术。与运行在 RAM或者ROM中的应用软件级别的BIT相 比，该BIT不需要硬件增强途径，仅在微代 码级别执行就可以对硬件和软件进行测 试。
常规BIT技术 • 内置逻辑块观察法 内置逻辑块观察器(BILBO)是一个多功能电路，通过2个 工作方式控制位可以实现4种不同的功能配置： ● 锁存器 ● 移位寄存器 ● 多输入信号特征寄存器(MISR)或者伪随机模式发生器 (PRPG)； ● 复位BILBO。 作为测试复杂数字电路的有效方法，通过使用伪随机模 式发生器PRPG和多输入信号特征寄存器MISR , BILBO, 可以进行信号特征分析。
常规BIT技术 • 边界扫描测试技术 边界扫描技术是一种扩展的BIT技术。它在 测试时不需要其他的辅助电路，不仅可以 测试芯片或者PCB的逻辑功能，还可以测 试IC之间或者PCB之间的连接是否存在故 障。边界扫描技术已经成为VLSI芯片可测 性设计的主流，IEEE也已于1990年确定了 有关的标准，即IEEE1149．1。
常规BIT技术 • 模拟BIT技术 比较器BIT 在硬件设计中加入比较器，可以很容易地实现多 种不同功能的BIT电路。在具体实现时，通常都 是将激励施加到被测电路CUT上，然后将CUT的 输出连同参考信号送人比较器中；CUT的输出与 参考信号进行比较之后，比较器输出通过／不通 过信号。在某些应用中，CUT的输出必须经过额 外的信号处理电路进行处理之后才能接到比较器 上。
常规BIT技术 • 模拟BIT技术 电压求和BIT 电压求和是一种并行模拟BIT技术。它使用 运算放大器将多个电压电平叠加起来，然 后将求和结果反馈到窗口比较器并与参考 信号相比较，再根据比较器的输出生成通 过／不通过信号。这种技术特别适用于监 测一组电源的供电电压。
智能BIT技术 • 出现动因 常规BIT技术在应用中存在着诸多问题，归 纳起来主要有以下两个方面 • 功能相对简单，诊断技术单一，诊断能 力差； • 虚警率高；
智能BIT技术 • 主要研究内容 BIT智能设计 BIT智能检测 BIT智能诊断 BIT智能决策
第四节 可测试性设计实例 • RAM测试设计
