1 / 105

第 4 章　组合逻辑电路

第 4 章　组合逻辑电路. 第 4 章　组合逻辑电路. 4.1 组合逻辑电路的分析. 4.2 组合逻辑电路的设计. 4.3 组合逻辑电路中的竞争冒险. 4.4 若干典型的组合逻辑集成电路. 4.5 组合可编程逻辑器件. 教学基本要求. 1. 掌握 组合逻辑电路的分析与设计 2. 掌握编码器、译码器的逻辑功能及其应用； 3. 掌握数据选择器、数值比较器的逻辑功能及其应用； 4. 掌握加法器的功能及其应用； 5. 了解多功能集成逻辑器件及 ALU 的逻辑功能； 6. 学会阅读 MSI 器件的功能表，并能根据设计要求完成电路的正确连接。. X 1 X 2

donna-deleon
Download Presentation

第 4 章　组合逻辑电路

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第4章　组合逻辑电路

  2. 第4章　组合逻辑电路 4.1 组合逻辑电路的分析 4.2 组合逻辑电路的设计 4.3 组合逻辑电路中的竞争冒险 4.4 若干典型的组合逻辑集成电路 4.5 组合可编程逻辑器件

  3. 教学基本要求 1.掌握组合逻辑电路的分析与设计 2.掌握编码器、译码器的逻辑功能及其应用； 3.掌握数据选择器、数值比较器的逻辑功能及其应用； 4.掌握加法器的功能及其应用； 5.了解多功能集成逻辑器件及ALU的逻辑功能； 6.学会阅读MSI器件的功能表，并能根据设计要求完成电路的正确连接。

  4. X1 X2 X3 : Xn Z1 Z2 Z3 : Zm 组合逻辑电路 4.1 组合逻辑电路的分析 1、概 述 ： 数字电路就结构和工作原理而言，可分为 组合逻辑电路 时序逻辑电路 —无记忆元件 —有记忆元件 定义：任意时刻的输出状态只决定于该时刻的输入状态， 而 与从前的状态无关。 它们之间的关系是： Z1= f1(X1, X2, …Xn） Z2= f2(X1, X2, …Xn） Zm= fm(X1, X2, …Xn） …… …… ……

  5. 1、概 述 4.1 组合逻辑电路的分析 根据逻辑图，写出逻辑函数的表达式，然后列出真值表，经卡诺图化简变换后，得知电路功能。这个过程就是组合逻辑电路的分析。 分析的目的：是为了确定电路的的逻辑功能。

  6. 4.1 组合逻辑电路的分析 2. 组合逻辑电路的分析步骤： (1) 由逻辑图写出各输出端的逻辑表达式； (2) 化简和变换各逻辑表达式； (3) 列出真值表； (4) 根据真值表和逻辑表达式对逻辑电路进行分析， 最后确定其功能。 分析方法： 逻辑电路图 写出逻辑表达式 化简 得出结论（逻辑功能）。

  7. A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 例1 已知逻辑电路如图所示，分析该电路的功能。 1.根据逻辑图，写出输出逻辑表达式 解： 0 0 0 1 1 1 1 0 2. 列写真值表。 1 1 3. 确定逻辑功能： 1 0 电路具有为奇校验功能。 0 0 0 1

  8. 一个双输入端、双输出端的组合逻辑电路如图所示，分析该电路的功能。一个双输入端、双输出端的组合逻辑电路如图所示，分析该电路的功能。 例2 解： 0 0 1 0 1 0 逻辑功能： 半加器 0 1

  9. 4.2 组合逻辑电路的设计 1. 组合逻辑电路的设计步骤 (1)根据实际逻辑问题确定输入、输出变量，并定义逻辑状态的含义； (2)根据输入、输出的因果关系，列出真值表； (3)由真值表写出逻辑表达式，根据需要简化和变换逻辑表达式； (4)画出逻辑图。

  10. 4.2 组合逻辑电路的设计 1. 组合逻辑电路的设计步骤 逻辑式化简 根据题意列真值表 卡诺图化简 写最简逻辑式 画逻辑电路图 原则：最简（要求所用器件的种类和数量都尽可能 少，且器件之间的连线也最少)。

  11. 2. 设计举例 例1 试用与非门和反相器设计一个优先排队电路。火车有特快、直快和慢车。它们进出站的优先次序是：特快、直快、慢车，同一时刻只能有一列车进出。 1）由题意进行逻辑抽象。 解： 当特快A=1时，无论直快B，慢车C 为何值，LA=1，LB= LC=0； 当直快B=1，且A= 0 时，无论C为何值，LB=1，LA=LC=0； 当慢车C=1，且A=B=0 时，LC=1，LA= LB=0。 经过逻辑抽象，可列真值表： 2）写出逻辑表达式。 3）根据题意，变换成与非形式

  12. 2. 设计举例 4）画出逻辑电路图。

  13. +5V A 要设计的逻辑电路 B L C 2. 设计举例 例2 设计一个表决电路，该电路输入为A、B、C，输出是L。当输入有两个或两个以上为1时，输出为1，其他情况输出为0。用与非门设计该表决电路。 解：

  14. 0 0 BC 0 AC AB 1 1 1 2. 设计举例 例2 设计一个表决电路，该电路输入为A、B、C，输出是L。当输入有两个或两个以上为1时，输出为1，其他情况输出为0。用与非门设计该表决电路。 1） 根据题意可列出真值表。 解： 0 2） 画出卡诺图。 1 3）简化和变换逻辑表达式 L = AB+AC+BC

  15. 3）简化和变换逻辑表达式 L = AB+AC+BC 4）画出逻辑电路图。

  16. 2. 设计举例 某董事会有一位董事长和三位董事，就某项议题进行表决，当满足以下条件时决议通过：有三人或三人以上同意；或者有两人同意，但其中一人必须是董事长。试用两输入与非门设计满足上述要求的表决电路。 例3 解 1) 逻辑抽象。 假设：用变量A、B、C、D表示输入，A代表董事长，B、C、D代表董事，1表示同意，0表示不同意； 用L表示输出，L＝1，代表决议通过，L＝0，代表不通过。 2) 列出真值表； 3) 画出卡诺图，求输出L的表达式； 4) 画出由与非门组成的逻辑电路。

  17. BCD AB AD AC 2) 列出真值表 3) 画出输出L的卡诺图并化简得 0 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 L = AB + AC + AD + BCD 4) 画出由与非门组成的逻辑电路。

  18. L = AB + AC + AD + BCD 4) 画出由与非门组成的逻辑电路。

  19. 2. 设计举例 某工厂有A、B、C三台设备，其中A和B的功率相等，C的功率是A的两倍。这些设备由X和Y两台发电机供电，发电机X的最大输出功率等于A的功率，发电机Y的最大输出功率是X的三倍。要求设计一个逻辑电路，能够根据各台设备的运转和停止状态，以最节约能源的方式启、停发电机。 例4 解 1) 逻辑抽象。 2) 列出真值表; 3) 画出卡诺图,求输出L； 4) 画出逻辑电路。

  20. 2) 列出真值表 3) 画出卡诺图,求输出L； 0 0 1 0 1 0 0 1 0 1 0 1 0 1 1 1 Y = AB + C

  21. 4) 画出逻辑图。 Y = AB + C

  22. 4.3 组合逻辑电路中的竞争冒险 4.3.1 产生竞争冒险的原因 4.3.2 消去竞争冒险的方法

  23. 如考虑门的延迟时间：由于G1的延迟，A的下降沿要滞后于A的上升沿，在输出端产生尖脉冲。 图 3.5.1 产生正跳变脉冲的竞争冒险 4.3.1产生竞争冒险的原因 • 如不考虑门的延迟时间，L = 0。 竞争：在组合电路中，信号经由不同的路径达到某一会合点的时间有先有后的现象; 冒险：由于竞争而引起电路输出发生瞬间错误现象。表现为输出端出现了原设计中没有的窄脉冲，常称其为毛刺。

  24. 4.3.1产生竞争冒险的原因 1.理想情况 输入与输出为稳定状态。（没有考虑信号通过导线和逻辑门的传输延迟时间）。 2.实际情况 信号通过导线和门电路时，都存在时间延迟； 信号发生变化时也有一定的上升时间或下降时间。

  25. 3.竞争 同一个门的一组输入信号，由于它们在此前通过不同数目的门，经过不同长度导线的传输，到达门输入端的时间会有先有后的现象。 临界竞争：导致错误输出的竞争。 非临界竞争：不产生错误输出的竞争。

  26. 产生竞争冒险的主要原因 在组合逻辑电路中，当一个门电路输入两个同时向相反方向变化的互补信号时，在输出端可能会产生不应有的尖峰干扰脉冲。 讨论：1）什么情况要考虑竞争冒险问题？ 2）译码显示时是否要考虑竞争冒险问题？ 在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。 产生竞争冒险的原因：主要是门电路的延迟时间产生的。 干扰信号 正尖峰冒险 负尖峰冒险

  27. 4. 冒险及分类 逻辑门因输入端的竞争而导致输出产生不应有的尖峰干扰脉冲（又称为过渡干扰脉冲）的现象。 静态险象：输入变化输出不应变化的情况下，产生短暂错误输出的险象。 动态险象：输入变化输出应变化的情况下，输出在变化过程中产生了短暂的错误输出的现象。 动态险象一般是由静态险象引起的，消除了静态险象也就消除了动态险象。 0型险象：错误输出信号为负脉冲的险象。 1型险象：错误输出信号为正脉冲的险象。 静态险象和动态险象均可分为0型险象和1型险象。

  28. 险象的判断 1）代数法 若逻辑函数在一定条件下可简化成下列两种形式时，则该组合逻辑电路可能存在冒险现象。即 可能出现1型冒险 可能出现0型冒险 2）卡诺图法 当函数为与或表达式时，先作出其卡诺图；画出与表达式中各“与”项相对应的卡诺圈；若存在两个卡诺圈相切，则该函数描述的电路可能产生险象。

  29. 例3 判断 是否可能出现冒险现象。 解：当A=1、C=0时， ，出现冒险现象。 当B=0、C=1时， ，出现冒险现象。 当A=0、B=1时， ，出现冒险现象。 可见，函数Y存在冒险现象。 例4 试判别 是否存在冒险现象。 解：当A=0、C=0时， ， 因此存在冒险现象。 说明：由于冒险出现的可能性很多，而且组合电路的冒险现象只是可能产生，而不是一定产生，更何况非临界冒险是允许的。因此，实用的判别冒险的方法是测试。可以认为只有实验的结果才是最终的结论。

  30. 4.3.2 消除竞争冒险的方法 1、加封锁脉冲 在输入信号产生竞争冒险的时间内，引入一个脉冲将可能产生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到来，转换结束后消失。 2、 加选通脉冲 对输出可能产生尖峰干扰脉冲的门电路增加一个接选通信号的输入端，只有在输入信号转换完成并稳定后，才引入选通脉冲将它打开，此时才允许有输出。在转换过程中，由于没有加选通脉冲，因此，输出不会出现尖峰干扰脉冲。

  31. 3、 接入滤波电容 由于尖峰干扰脉冲的宽度一般都很窄，在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容就可吸收掉尖峰干扰脉冲。 4、 修改逻辑设计: 只要在卡诺图中存在两个相切但不相交的圈（“0”冒险是1构成的圈，“1”冒险是0构成的圈）

  32. 有圈相切（几何相邻），则有竞争冒险 增加冗余项， 消除竞争冒险

  33. 4.4.1 编 码 器 4.4 若干典型的组合逻辑集成电路 4.4.1A 编码器的概念及分类 4.4.1B 集成电路编码器

  34. 4.4.1A 编码器 (Encoder)的概念与分类 编码：赋予二进制代码特定含义的过程称为编码。 如：8421BCD码中用1000表示数字8 如：ASCII码中用100 0001表示字母A等 编码器：具有编码功能的逻辑电路。 编码器的逻辑功能：能将每一组输入信息变换为相应二进制的代码输出。 • 如4线-2线编码器：将输入的4个状态分别编成4个2位二进制数码输出； • 如8-3编码器：将输入的8个状态分别编成8个3位二进制数码输出； • 如BCD编码器：将10个输入分别编成10个4位8421BCD码输出。

  35. 4.4.1A 编码器 (Encoder)的概念与分类 普通编码器 编码器的分类： 优先编码器 普通编码器：任何时候只允许一个编码输入信号有效，否则输出就会发生混乱。 优先编码器：允许同时输入两个以上的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按预先设定的优先级别，只对其中优先权最高的一个进行编码。

  36. 1. 普通4 线─2线编码器 4.4.1A 编码器 (Encoder)的概念与分类 （1） 逻辑图

  37. 4输入 二进制码输出 1. 普通4 线─2线编码器 4.4.1A 编码器 (Encoder)的概念与分类 （3）逻辑功能表 （2） 逻辑框图 编码器的输入为高电平有效。

  38. 1. 普通4 线─2线编码器 4.4.1A 编码器 (Encoder)的概念与分类 该电路存在的问题： • 当所有的输入都为0时，电路的输出Y1Y0 = ？ Y1Y0 = 00 • 和真值表中第一行的输出编码相同，无法区分是哪个输入信号的编码。 • 普通编码器不能同时输入两个已上的有效编码信号

  39. 2. 键盘输入8421BCD码编码器 （1） 逻辑图 十个按键 控制使能标志 输出代码

  40. （2）功能表 2. 键盘输入8421BCD码编码器 该编码器为输入低电平有效

  41. 3.优先编码器 优先编码器的提出： 如果有两个或更多输入信号有效，将会出现输出混乱。 必须根据轻重缓急，规定好这些外设允许操作的先后次序，即优先级别。 识别多个编码请求信号的优先级别，并进行相应编码的逻辑部件称为优先编码器。

  42. 3.优先编码器 4 线─2 线优先编码器（设计） （1）列出功能表 （2）写出逻辑表达式 （3）画出逻辑电路（略） 低 高

  43. 4.4.1B 集成电路编码器 1. 优先编码器74148逻辑图 1个输出使能标志 8个信号输入端 0～7 1个编码器工作状态标志 1个使能输入端EI 3个编码输出端 A2～A0

  44. 2. 优先编码器74148的示意框图、引脚图 4.4.1B 集成电路编码器 示意框图 引脚图

  45. 4.4.1B 集成电路编码器 3. 优先编码器74148的逻辑功能表 EI=0，电路工作，输入0~7分别有低电平输入时， A2 A1 A0为0~7的编码输出，GS =0 ， EO =1。 EI=0，电路工作，无有效低电平输入， A2 A1 A0 =111， GS = 1，EO=0 ； EI=1，电路不工作，GS = EO =1， A2 A1 A0 =111

  46. I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I I 1 1 1 2 2 2 3 3 3 4 4 4 5 5 5 6 6 6 7 7 7 8 8 8 9 9 9 10 10 10 11 11 11 12 12 12 13 13 13 14 14 14 15 15 15 0 0 0 E E O O E O 2 2 2 74148 74148 74148 ( ( ( ) ) ) 74148 74148 74148 ( ( ( ) ) ) Ⅰ Ⅰ Ⅰ Ⅱ Ⅱ Ⅱ E E E I I I EO EO EO E E E I I I E E E O O O 2 2 2 E E E I I I 1 1 1 1 1 1 A A A A A A A A A A A A A A A A A A GS GS GS 0 0 0 1 1 1 2 2 2 0 0 0 1 1 1 2 2 2 G G G S S S GS GS GS GS GS GS 2 2 2 1 1 1 & & & & & & & & & & & & A A A B B B C C C D D D GS GS GS 1 1 1 0 0 1 0 0 1 4. 集成电路编码器74148的应用 例4.1.1 用二片74148构成16位输入、4位二进制码输出的优先编码器如图所示，试分析其工作原理。 有编码请求 无编码请求 I8 ~I15 I0 ~I7

  47. 4.4.2 译码器 / 数据分配器 4.4.2.1 译码器概念与分类 4.4.2.2 集成电路译码器 4.4.2.3 数据分配器

  48. 4.4.2 译码器 / 数据分配器 4.4.2.1 译码器的概念与分类 译码： 译码是编码的逆过程，即将某个二进制码翻译成特定的信号，即电路的某种状态。 译码器： 具有译码功能的逻辑电路称为译码器。 译码器的分类： 将一系列代码转换成与之对应的有效信号。 唯一地址译码器 二进制译码器 二—十进制译码器 显示译码器 常见的唯一地址译码器： 代码变换器 将一种代码转换成另一种代码。

  49. 1. 二进制译码器 4.4.2.1 译码器的概念与分类 n 个输入端 2n个输出端 1个使能输入端EI 当使能输入端EI为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为相反电平。

  50. 2. 2线 - 4线译码器的逻辑电路 功能表

More Related