SRAM 读写接口电路设计
SRAM 读写接口电路设计. SRAM 读写接口电路设计. 功能描述. 该模块主要实现其他电路和自动扫描测试电路对外部 SRAM 读写控制的切换，是一个简单的 MUX 。. SRAM 读写接口电路设计. 接口信号（时序）描述. 表 1 RAM 接口模块管脚列表. SRAM 读写接口电路设计. 接口信号（时序）描述. 表 2 其他电路读写外部 SRAM 接口管脚列表. SRAM 读写接口电路设计. 接口信号（时序）描述. 表 3 Test_core 模块管脚列表. SRAM 读写接口电路设计. 接口信号（时序）描述. 表 4 外部 SRAM 接口管脚列表.
SRAM 读写接口电路设计
E N D
Presentation Transcript
SRAM读写接口电路设计 功能描述 该模块主要实现其他电路和自动扫描测试电路对外部SRAM读写控制的切换，是一个简单的MUX。
SRAM读写接口电路设计 接口信号（时序）描述 表1 RAM接口模块管脚列表
SRAM读写接口电路设计 接口信号（时序）描述 表2 其他电路读写外部SRAM接口管脚列表
SRAM读写接口电路设计 接口信号（时序）描述 表3 Test_core模块管脚列表
SRAM读写接口电路设计 接口信号（时序）描述 表4 外部SRAM接口管脚列表
tRC Ram_addr tAA tDH Ram_data Ram_CE_n tACE tHZCE Ram_OE_n tAOE tHZOE SRAM读写接口电路设计 图1 SRAM器件读时序
SRAM读写接口电路设计 表5 SRAM器件读时序参数
tWC Ram_addr tAH tAW tCW Ram_CE_n tAS tWP Ram_WE_n tDH tDS Ram_data DATA VALID DON’T CARE SRAM读写接口电路设计 图2 SRAM器件写时序
SRAM读写接口电路设计 表6 SRAM器件写时序参数
SRAM读写接口电路设计 SRAM读写电路结构 SRAM读写电路主要实现其他电路和自动扫描测试电路对外部SRAM读写控制操作，核心电路是一个SRAM读写控制器电路，其硬件结构如下图所示。
SRAM读写接口电路设计 时钟处理 SRAM属于典型的异步逻辑控制设备，所谓异步，是指SRAM芯片不用时钟来控制。 虽然SRAM是异步设备，但是需要用时钟来产生SRAM所需要的波形。SRAM是高速COMS工艺，可以在50M的频率下工作，因此FPGA开发板上的时钟不用分频。
SRAM读写接口电路设计 双向总线处理 由于SRAM数据线为双向数据总线，既可以写入又可以读出数据，要在SRAM写数据时，对于控制器是输出，要把双向总线打开；其他时间应该关闭双向数据总线。
SRAM读写接口电路设计 参考设计 先向SRAM写一个数据再读出来 begin case（state） S1:begin we<=1; oe<=1; state<=S2; end S2:begin we<=0; oe<=1; state<=S3; addr<=addr + 1; data_reg<=data_in;
SRAM读写接口电路设计 参考设计 end S3:begin we<=1; oe<=1; state<=S4; end S4:begin we<=1; oe<=0; data_out<=data; state<=S1; end endcase end
SRAM读写接口电路设计 参考设计 根据程序画出波形图： S1-S3：we从1变到0再变到1，是一个写准备，写的过程，we的上升沿把数据写入； S3-S4-S1:oe从1变到0再变到1，是一个读，读输出的过程，当oe从0回到1时可以在数据总线上读出数据。 那么除了写数据以外的状态以外，双向总线要为高组态： data=(state2 || state3) ? data_reg : 8’hZZ;