第 3 章逻辑门电路

第3章逻辑门电路 一、学习目的逻辑门电路是构成数字电路的基本单元。要从内部结构上认识了解逻辑门电路的基本构造和性能特点，了解逻辑门电路的逻辑关系用分立元件是如何实现的，了解集成门电路的分类和各类集成逻辑门电路的工作特点及主要参数。二、内容概要本章首先介绍逻辑门电路的开关特性。在此基础上，简要介绍分立元件与门、或门、非门及与非门、或非门的工作原理和逻辑功能，然后着重讨论TTL和CMOS集成逻辑门电路的工作原理、逻辑功能和外特性，及它们的改进电路和其它功能的集成逻辑门电路。还介绍TTL和CMOS电路的使用方法及其功能的测试与应用。而对于各种集成逻辑门的内部电路只作简单介绍。三、本章重点三极管的开关特性，组合逻辑门电路的逻辑关系，TTL集成逻辑门电路的类型系列和各自的特点，CMOS集成逻辑门电路的特点，集成逻辑门电路的应用，掌握OC门、三态门的工作特点。

概述用以实现各种基本逻辑关系的电子电路称为门电路。它是组成其它功能数字电路的基础。常用的逻辑门电路有与门、或门、非门、与非门、或非门、三态门和异或门等。集成逻辑门主要有双极型的TTL门电路和单极型的CMOS门电路。其输入和输出信号只有高电平和低电平两种状态。用1表示高电平、用0表示低电平的情况称为正逻辑；反之用0表示高电平、用1表示低电平的情况称为负逻辑。在本书中，如未加说明，则一律采用正逻辑。

在数字电路中，只要能明确区分高电平和低电平两个状态就可以了，所以，高电平和低电平都允许有一定的变化范围，如下图所示。在数字电路中，只要能明确区分高电平和低电平两个状态就可以了，所以，高电平和低电平都允许有一定的变化范围，如下图所示。

3.1 逻辑门电路 ◆ 逻辑门电路是指能够实现一些基本逻辑关系的电路，简称“门电路”或“逻辑元件”。各种门电路均可用半导体分立元件或集成电路构成。目前几乎都做成单片集成电路 ◆ 基本门电路是指能够实现三种基本逻辑功能关系的电路，即与门、或门、非门（又称反相器）。 ◆ 逻辑门电路的描述有以下4 种方方式：真值表、逻辑表达式、逻辑图和波形图。这4种描述方法都能反映逻辑门电路输入和输出变量间的逻辑关系。其实这4种描述方法是等价的，各有其特点且可以相互转换。在逻辑电路的分析和设计过程中可根据实际情况灵活选择不同的描述方式。

3.1.1 非门 定义：输入与输出信号状态满足“非”逻辑关系。逻辑符号：非门电路：非门波形图：非门工作特点： ●当输入端A 为高电平1（+5V）时，晶体管导通，L 端输出0.2～0.3V的电压，属于低电平范围； ●当输入端为低电平0（0V）时，晶体管截止，晶体管集电极—发射极间呈高阻状态，输出端L的电压近似等于电源电压； ●任何能够实现 “非”逻辑关系的电路均称为“非门”，也称为反相器。式中的符号“-”表示取反，在其逻辑符号的输出端用一个小圆圈来表示。

3.1.2 与门 定义：输入与输出信号状态满足“与”逻辑关系。与门电路：与门波形图：逻辑符号：与门工作特点： ●如图所示为双输入单输出DTL与门电路及与门逻辑符号。当输入端A与B同时为高电平“1”（+5V）时，二极管D1、D2均截止，R 中没有电流，其上的电压降为0V，输出端L为高电平“1”（+5V）； ● 当A、B中的任何一端为低电平“0”（0V）或A、B端同时为低电平“0”时，二极管D1、D2的导通使输出端L为低电平“0”（0.7V）。 ● 任何能够实现L=A·B“与”逻辑关系的电路均称为“与门”。

3.1.3 或门 定义：输入与输出信号状态满足“或”逻辑关系。或门电路：逻辑符号：或门波形图：或门工作特点： ●如图所示为双输入单输出DTL或门电路及或门逻辑符号。当输入端A或B中的任一端为高电平“1”（+5V）时，输出端L一定为高电平“1”（+4.3V）；输入端A和B均为高电平时，输出端也为高电平。 ● 当A、B 端同时为低电平“0”（0V）时，输出端L一定为低电平0。 ● 任何能够实现L=A+B“或”逻辑关系的电路均称为“或门”。

逻辑关系式： 3.1.4 其他常见门电路 1. 与非门与非门电路：逻辑符号：与非门波形图：与非门工作特点： ◆ 常用门电路也可以由基本门电路“非门”、“与门”、“或门”间接构成。例如： ◆ 通常我们将由逻辑符号表示的逻辑电路称为“逻辑图”。 ● 当输入端A和B同时为高电平（+5V）时，所接二极管D1和D2截止，晶体管T1、T2均导通，输出端L为低电平0（+0.3V）。可见，只要输入端中的任意一端为低电平时，输出端就一定为高电平，只有当输入端均为高电平时，输出端才为低电平，既输入与输出信号状态满足“与非”逻辑关系。提示 ●如图所示为双输入单输出TTL与非门电路及其逻辑符号。当输入端A或B中的任何一端为低电平0（0V）时，所接二极管D1或D2导通，晶体管T1的基极电压为0.7V（小于2.1V），晶体管T1截止，晶体管T2也截止，输出端L为高电平（+5V）；当输入端同时为低电平0（0V）时，输出端同样也为高电平（+5V）。 ● 任何能够满足“与非”逻辑关系的电路均称为“与非门”。

◆能够实现 “或非”逻辑关系的电路均称为“或非门”。在一个或门的输出端连接一个非门就构成了“或非门”，如下图所示。 2. 或非门或非门电路：逻辑符号：或非门波形图：

◆能够实现 “异或”逻辑关系的电路均称为“异或门”。异或门可由非门、与门和或门组合而成，如下图所示。 3. 异或门异或门电路：逻辑符号：提示当输入端A、B 的电平状态互为相反时，输出端L一定为高电平；当输入端A、B的电平状态相同时输出L一定为低电平。双输入端异或门波形图：

◆能够实现 A⊙B “同或”逻辑关系的电路均称为“同或门”。由非门、与门和或门组合而成的同或门及逻辑符号如下图所示。 4. 同或门同或门电路：逻辑符号：提示当输入端A、B 的电平状态互为相反时，输出端L一定为低电平；而当输入端A、B 的电平状态相同时，输出端 L 一定为高电平。双输入端同或门波形图：

3.2 不同系列门电路 目前使用的门电路大多为集成门电路，最常用的是TTL系列和CMOS系列。在两种不同系列的门电路中，他们虽具有相同的逻辑功能而两者的结构、制造工艺却不同，其外形尺寸、性能指标也有所差别。因此有必要了解两种不同系列门电路的结构特点、工作原理及主要特性，以便在实际设计中合理选择芯片。

3.2.1 TTL系列门电路 ◆TTL（晶体管—晶体管逻辑）门电路只制成单片集成电路。输入级由多发射极晶体管构成，输出级由推挽电路（功率输出电路）构成。标准TTL与非门如下图所示。 ◆ 电路工作原理 ◆ 标准TTL与非门 • 电路组成 2. 逻辑关系当一个发射极或3个发射极都接低电平（A、B、C接地），多发射极晶体管T1一定工作在饱和导通状态，其集电极电压UB2≈0.2V，晶体管T2必定截止，使T3饱和导通，而T4截止，输出端L 为高电平。当3个发射极都接高电平（A、B、C都接+5V）时，T1的集电结处于正向偏置而导通（倒置工作状态）至使T2、T4饱和导通，则有 UB4≈0.7V，UCES2≈0.2V UB3≈0.9V，T3截止，UL≈0

当0<ui<0.8V时，V2和V5截止，V2集电极电压uC2为高电平，V3和V4导通，输出u0为高电平，如图AB段所示。这时与非门工作在截止区。当0<ui<0.8V时，V2和V5截止，V2集电极电压uC2为高电平，V3和V4导通，输出u0为高电平，如图AB段所示。这时与非门工作在截止区。当0.8V<ui<1.1V时，V2和V5同时工作在放大区，输入电压uI的微小增大，会引起输出电压uO的急剧下降，如图BC段所示。这时与非门工作在转折区，又称过渡区。当uI>1.1时，V2和V5饱和导通，输出电压uO为低电平，它不再随输入uI的增加而变化，如图CD段所示。这时与非门工作在饱和区。 3．TTL与非门的主要参数 (1)工作速度: 为了提高开关速度，电路采用了抗饱和三极管和有源泄放电路。抗饱和三极管:三极管饱和越深，其工作速度越慢。因此，要提高电路的工作速度，就必须设法使三极管工作在浅饱和状态。 (2)电压传输特性和噪声容限:

关门电平: 在保证输出为标准高电平时，允许输入低电平的最大值称为关门电平，用UOFF表示。UOFF≈1.0V。开门电平: 在保证输出为标准低电平时，允许输入高电平的最小值称为开门电平，用UON表示。UON≈1.2V。阈值电压: 工作在电压传输特性转折区中点对应的输入电压称为阈值电压，又称门槛电平，用UTH表示。

在实际工作中，经常会遇到在门电路输入端与地之间接入一个电阻R1的情况，等效电路如图所示。在实际工作中，经常会遇到在门电路输入端与地之间接入一个电阻R1的情况，等效电路如图所示。当uI上升到1.1时，V1的基极电压被钳位在1.8V上，V2和V5导通，输出uO为低电平UOL，此后，uI不再随R1的增大而升高。uI随R1变化的曲线如图所示。输入噪声容限: 当输入低电平信号上叠加了正向噪声（干扰）电压而上升时，只要不大于关门电平，输出的高电平不会小于标准高电平。同样，当输入的高电平信号上叠加了负向噪声（干扰）电压而下降时，只要不小于开门电平，则输出的低电平也不会立刻上升。在输入信号上叠加的噪声电压只要不超过允许值，就不会影响电路的正常逻辑功能，这个允许值称为噪声容限。电路的噪声容限越大，其抗干扰能力就越强。 4．输入负载特性：

带灌电流负载特性:与非门输出uO为低电平时，带灌电流负载。当输入都为高电平时，与非门的V2、V5饱和导通，输出uO为低电平UOL，这时，各个外接负载门的输入低电平电流都流入（即灌入）V5的集电极，形成了输出低电平电流。当外接负载门的个数增加时，流入V5集电极的电流随之增大，输出低电平稍有上升，只要不超过输出低电平允许的上限值，与非门的正常逻辑功能就不会被破坏。设与非门输出低电平时，允许V5最大集电极电流为ＩOL（max），每个负载门输入低电平电流为ＩIL时，则输出端外接灌电流负载门的个数NOL为。NOL＝IOL（max）/IIL带灌电流负载特性:与非门输出uO为低电平时，带灌电流负载。当输入都为高电平时，与非门的V2、V5饱和导通，输出uO为低电平UOL，这时，各个外接负载门的输入低电平电流都流入（即灌入）V5的集电极，形成了输出低电平电流。当外接负载门的个数增加时，流入V5集电极的电流随之增大，输出低电平稍有上升，只要不超过输出低电平允许的上限值，与非门的正常逻辑功能就不会被破坏。设与非门输出低电平时，允许V5最大集电极电流为ＩOL（max），每个负载门输入低电平电流为ＩIL时，则输出端外接灌电流负载门的个数NOL为。NOL＝IOL（max）/IIL 5．输出负载特性：

带拉电流负载特性：当输入有低电平时，V5截止、V4导通，输出uO为高电平UOH。这时，与非门输出高电平电流从输出端流向各个外接负载门。当外接负载门的个数增多时，被拉出的电流增大，与非门输出的高电平随之下降，只要不超过允许的高电平下限值UOH（min），与非门的正常逻辑功能就不会被破坏。设与非门输出高电平允许的最大电流为IOH（max），每个负载门输入高电平电流为IIH，则输出端外接拉电流负载门的个数NOH为。NOH＝IOH（max）/IIH带拉电流负载特性：当输入有低电平时，V5截止、V4导通，输出uO为高电平UOH。这时，与非门输出高电平电流从输出端流向各个外接负载门。当外接负载门的个数增多时，被拉出的电流增大，与非门输出的高电平随之下降，只要不超过允许的高电平下限值UOH（min），与非门的正常逻辑功能就不会被破坏。设与非门输出高电平允许的最大电流为IOH（max），每个负载门输入高电平电流为IIH，则输出端外接拉电流负载门的个数NOH为。NOH＝IOH（max）/IIH

在TTL与非门中，由于 器件内部的原因，当输入电压UI为一个矩形脉冲时，输出电压UO的脉冲波形比输入波形延迟了一定的时间。输出电压UO的波形滞后于输入电压UI波形的时间称作传输延迟时间。从输入电压UI波形上升沿0.5UIm到输出电压下降沿0.5UOm之间的时间，称作导通延迟时间，用tPHL表示。从输入电压UI下降沿0.5UIm处到输出电压UO上升沿0.5UOm之间的时间称作截止延迟时间，用tPLH表示。平均延迟时间tpd为tPHL和tPLH的平均值。tpd=(tPHL+tPLH)/2 6．传输延迟时间：

◆ 小结 （1）输入信号与输出信号符合与非逻辑关系。 • 若输出端L所接的负载较重（即负载从输出端汲取的控制电流较大），输出的高电平经电阻R4后会略有下降。 • 在实际应用中，为避免引入干扰不用的输入端一般不允许悬空。 • 下图是TTL与非门74LS00集成电路示意图。它包括4个双输入与非门，此类电路多数采用双列直插式封装。在封装表面上都有一个小豁口，用来标识管脚的排列顺序。如果豁口方向朝左，管脚顺序是按逆时针顺序排列的。（2）拉电流与灌电流：输出为高电平时，向负载输出的电流为拉电流；输出端L为低电平时，负载电流流入输出端L并经T4流向地端，称此为灌电流。（3）若某一输入端悬空，无论其他输入端接高电平或是低电平，悬空端的作用相当于接高电平。（4）多发射极晶体管始终有基极电流流过。在正向状态下，基极电流流向一个或几个处于低电平的输入端；在反向状态下，基极电流流向晶体管T2的基极。即基区载流子（电荷）在工作状态转换时无需排空，省去了排空所需时间，使晶体管从一种状态转换到另一种状态非常迅速。因此，TTL系列门电路的工作速度比其他系列门电路要快。 ◆ 提示

3.2.2 MOS系列门电路 ◆ 特点 ▲ MOS系列门电路是采用MOS（Metal Oxide Semiconductor金属氧化物半导体）场效应晶体管制作。 ▲ MOS场效应晶体管几乎不需要驱动功率。这种系列的门电路（或开关电路）体积小且制造简单，可以制成高封装密度的集成电路。 ▲ 由于场效应晶体管的电容作用，开关时间较长，使电路的工作速度较慢。 ◆ 类型 ▲ PMOS电路：用P 沟道耗尽型MOS 场效应晶体管作为电路元件，则称为PMOS ； ▲ NMOS电路：采用N 沟道耗尽型MOS场效应晶体管作为电路元件，称为NMOS ； ▲ CMOS电路：既采用P 沟道耗尽型MOS场效应晶体管又采用N 沟道耗尽型MOS场效应晶体管，构成互补对称电路，则称为CMOS 。

2-2 ◆ CMOS门电路举例 ▲ CMOS非门电路 ▲ CMOS与非门 ▲ CMOS或非门工作原理 A、 B同为高电平时T1 、T2截止， T3 、T4导通，L为低电平，符合与非逻辑关系。反之亦然。工作原理 A为高电平，T1截止T2导通，L为低电平，符合非逻辑关系。工作原理请自行分析

第 3 章 逻辑门电路