1 / 47

嵌入式系統期中報告 JTAG

嵌入式系統期中報告 JTAG. 主講人：陸述人 11/30/2005. 名詞解析. JTAG Joint Test Action Group TAP Test Access Port. JTAG 歷史緣由. 邊界掃描測試 Boundary Scan Test 多探針法檢驗遇到界限 探針 (Probe) 直徑 0.8mm 以內建矽質探針取代金屬探針. JTAG 歷史緣由 (cont’d). 1985 Philips, British Tel 等歐洲數家企業結成 JETAG(Joint Europian Test Action) 1986

chana
Download Presentation

嵌入式系統期中報告 JTAG

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 嵌入式系統期中報告JTAG 主講人：陸述人 11/30/2005

  2. 名詞解析 • JTAG • Joint Test Action Group • TAP • Test Access Port

  3. JTAG歷史緣由 • 邊界掃描測試 • Boundary Scan Test • 多探針法檢驗遇到界限 • 探針(Probe)直徑0.8mm • 以內建矽質探針取代金屬探針

  4. JTAG歷史緣由(cont’d) • 1985 • Philips, British Tel等歐洲數家企業結成JETAG(Joint Europian Test Action) • 1986 • Hewlett-Packard等美國企業加入JETAG而改名為JTAG(Joint Test Action Group) • 1988 • 將JTAG第二版提案到IEEE Testability Bus Committee (P1149) • 1989 • IEEE1149.1「Test Access Port and Boundary Scan Architecture」之無記名投票 • 1990 • IEEE Standard 1149.1-1990規格「IEEE Standard Test Access Port and Boundary Scan Architecture」之制定 • 1996 • IEEE P1149.1工作小組繼續審議「Standard for a Mixed-Signal Test Bus」之規格

  5. 傳統偵測法 從組件側將測試用探針加以接觸 從圖案側將測試探針加以接觸

  6. 利用測試用探針之探測已達極限 BGAP之場合 QFP之場合

  7. JTAG原理 • 測試結構基本單元 • 測試存取埠 • TAP控制器 • 測試資料暫存器（Test Data Registers） • 指令暫存器（Instruction Register）

  8. JTAG測試相容元件之構成

  9. 功能電路胞之構造

  10. 測試存取埠

  11. TAP控制器 • TAP控制器是一個具有16個狀態的狀態機，它用來控制測試。狀態機的輸入是TCK和TMS，輸出是其他暫存器的控制信號。

  12. TAP控制器之狀態演變

  13. JTAG測試相容元件之暫存器

  14. 測試資料暫存器 • 邊界掃描暫存器 • 矽質探針(silicon probe) • 功能電路胞連接成一串 • 1位元移位暫存器 • 1位元閂鎖器(latch) • 旁通暫存器 • 縮短執行測試所需時間 • 可任選暫存器 • IDCODE暫存器用來識別元件及製造商

  15. 指令暫存器 • 邊界掃描單元四種操作模式： • 普通模式 • 一般的系統資料從In傳輸至OUT • 掃描模式 • shifterDR選擇SCAN_IN引腳，ClockDR提供掃描路徑時鐘。ShifterDR值由Tap控制器中相似的名稱的狀態得來。當TAP控制器處於狀態capture-DR或者shifter-DR時，斷言ClockDR

  16. 指令暫存器(cont’d) • 捕捉模式 • ShiftDR選擇In引腳，資料由ClockDR時鐘送入掃描路徑暫存器來對系統進行快照 • 更新模式 • 在捕捉或者掃描之後，數依據透過UpdateDR一個時鐘沿從左邊沿觸發送至OUT

  17. JTAG測試應用 • 基板測試之效率化、容易化 • 基板運作中作JTAG測試之利用 • JTAG測試相容元件對JTAG測試以外之獨特應用

  18. JTAG測試應用領域 • 元件測試 • 繳貨檢查 • 基板測試 • 系統測試 • 現場修護 • 虛擬ICE工具

  19. JTAG測試用相關暫存器 指令暫存器(8位元長) 旁通暫存器(1位元長) 邊界控制暫存器(2位元長) 邊界掃瞄暫存器(18位元長)

  20. TAP與印表機埠之連接器形狀(裝置側)

  21. 與TAP信號所對應印表機連接器之信號腳端分配

  22. TAP信號與印表機介面之對應

  23. Wiggler JTAG線路圖

  24. 244 state buffer functions • Glitter filter • Synchronization • Bi-buffer

  25. JTAG測試實施步驟範例

  26. JTAG測試系統構成

  27. TRST信號與可進行同等過渡之方法(TRST信號屬於可任選之原因)TRST信號與可進行同等過渡之方法(TRST信號屬於可任選之原因)

  28. 主要狀態時之功能電路胞動作

  29. 緊靠5條之接線可將印刷基板上所有地方加以測試緊靠5條之接線可將印刷基板上所有地方加以測試

  30. 內建有測試用探針功能之IC(JTAG測試對應元件)

  31. 測試晶片及其目前選定的邊界掃描鏈

  32. 初始化狀態

  33. CAPTURE-DR

  34. SHIFT-DR ＋ 1 TCK

  35. SHIFT-DR ＋ 2 TCK

  36. SHIFT-DR ＋ 6 TCK

  37. UPDATE-DR

  38. ARM7TDMI 測試架構

  39. ARM7TDMI 處理器結構框架圖

  40. ARM7TDMI三大部分 • ARM CPU Main Processor Logic • 包括了對測試的硬體支援 • Embedded ICE-RT Logic • 包括了一組暫存器和比較器，用來產生測試異常、設定中斷點和觀察點 • TAP Controller TAP Controller • 透過JTAG介面來控制和操作掃描鏈

  41. ARM7TDMI4條掃描鏈Scan Chain 0 • 透過掃描鏈0可以存取ARM7TDMI內核的週邊電路，包括資料匯流排，透過該掃描鏈可以進行晶片間的測試（EXTEST）和晶片的內部測試（INTEST），該掃描鏈長度為113位元，具體包括：資料匯流排的0－31位元，內核控制信號，位址匯流排的31－0位元，EmbeddedICE-RT的控制信號。

  42. ARM7TDMI4條掃描鏈Scan Chain 1 • 掃描鏈1是掃描鏈0的子集，長度為33位，具體包括：資料匯流排的0－31位元、BREAKPT信號，掃描鏈1比掃描鏈0的長度短了很多，透過掃描鏈1可以更快的插入指令或者是資料到ARM7TDMI的內部。

  43. ARM7TDMI4條掃描鏈Scan Chain 2 • 掃描鏈2長度為38位元，該掃描鏈是專門用來存取EmbeddedICE-RT內部的暫存器，透過存取EmbeddedICE-RT的內部暫存器，可以讓ARM7TDMI進入測試狀態、設定中斷點、設定觀察點。

  44. ARM7TDMI4條掃描鏈Scan Chain 3 • 透過掃描鏈3，ARM7TDMI可以存取外部的邊界掃描鏈，該掃描鏈很少用到，在此就不介紹，請參考ARM7TDMI手冊。

  45. ARM7TDMI3個附加信號 • DBGREQ • 測試請求，透過把DBGREQ置“1”，可以迫使ARM7TDMI進入測試狀態。 • DBGACK • 測試確認，透過DBGACK，可以判斷目前ARM7TDMI是否在測試狀態。 • BREAKPT • 中斷點信號，這個信號是輸入到ARM7TDMI處理器內核的，如果BREAKPT被置“1”，目前的記憶體存取被設定為中斷點，如果目前的記憶體存取是取指令的話，當該指令被執行的時候，ARM7TDMI處理器自動進入測試狀態；如果目前的記憶體存取是存取資料的話，在存儲完成以後，ARM7TDMI處理器自動進入測試狀態。

  46. Mapping of EmbeddedICE-RT Registers

  47. 透過掃描鏈1存取ARM7TDMI的通用暫存器和系統存儲空間透過掃描鏈1存取ARM7TDMI的通用暫存器和系統存儲空間

More Related