第二單元邏輯閘 ( 教科書第二章 )

第二單元邏輯閘(教科書第二章) 數位系統實驗 http://140.127.194.152

Outline • 基本閘 • 開路集極閘 • 三態閘

NOT gate 反相器(inverter) 7404六個反相器 NOT閘(p.24)

AND gate (及閘) 7408 四個二輸入AND閘 AND閘(p.26)

三輸入AND閘 4081三個三輸入AND閘 Triple 3-input AND Gate AND閘(p.26)

OR gate (或閘) 7432 四個二輸入OR閘 OR閘(p.29)

NAND gate(反及閘) 7400 四個二輸入NAND閘 NAND閘(p.31)

NOR gate(反或閘) 7402 四個二輸入NOR閘 NOR閘(p.35)

XOR閘(p.37) • XOR gate(互斥或閘) X<=(not A and B)or(A and not B); X<=‘1’ WHEN A/=B ELSE ‘0’;

XNOR閘(p.38) • XNOR gate(互斥反或閘) X<=(A and B)or(not A and not B); X<=‘1’ WHEN A=B ELSE ‘0’;

開路集極閘(p.41) • 開路集極(Open-collector, OC) 是TTL輸出層另外一種變形 • 外部需要增加提升電阻(pull-up) • 使數個邏輯閘能夠線及(wired and)方式連接輸出

開路集極閘(p.41) • 線及就是數個邏輯閘以線連接方式完成AND的功能提升電阻一般型邏輯閘 OC型邏輯閘

三態閘(p.43) • 除了輸出高電位(1)和低電位(0)，還有高阻抗(Z)，代表輸入和輸出之間開路 • 低電位致能(74125)和高電位致能(74126) Out<=In WHEN nEnable=‘0' ELSE 'Z'; Out<=In WHEN Enable='1' ELSE 'Z';

D D=0 A B A B D=1 A B Transmission gate(補充) • 以兩個三態閘組成雙向transmission gate,當D=0時,可由A傳送B,當D=1時,可由B傳送A，就是以D控制傳送方向。 B<=A when D='0' else 'Z'; A<=B when D='1' else 'Z';

第二單元 邏輯閘 ( 教科書第二章 )