1 / 36

第五章 存储器及存储管理

第五章 存储器及存储管理. 第一节 分级存储器系统. 第二节 内存储器的构成原理. 第三节 虚拟存储器及存储管理. 第四节　高速缓冲存储器. 分级存储器系统. 第一节 分级存储器系统. 微机大都采用 分级结构 来组织存储器系统，如图所示。存储器从内到外分为四级： 内部寄存器组 、 高速缓冲存储器 、 内存储器 和 外存储器 。 它们在存取速度上逐级递减，在存储容量上逐级递增。. 内部寄存器组 : 对其读写速度最快，可减少微处理器访问外部的次数，但数量不可能很多。. 高速缓冲存储器 : 用于装载当前程序和数据，使微处理器能以最高的速度工作。.

brooklyn
Download Presentation

第五章 存储器及存储管理

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. 第五章 存储器及存储管理 第一节 分级存储器系统 第二节 内存储器的构成原理 第三节 虚拟存储器及存储管理 第四节　高速缓冲存储器

  2. 分级存储器系统 第一节 分级存储器系统 微机大都采用分级结构来组织存储器系统，如图所示。存储器从内到外分为四级：内部寄存器组、高速缓冲存储器、内存储器和外存储器。它们在存取速度上逐级递减，在存储容量上逐级递增。

  3. 内部寄存器组:对其读写速度最快，可减少微处理器访问外部的次数，但数量不可能很多。 高速缓冲存储器:用于装载当前程序和数据，使微处理器能以最高的速度工作。 内存储器：运行的程序和数据都放在其中。 外存：如软盘、硬盘、光盘等，其存取速度比内存要慢得多。

  4. 第二节 内存储器的构成原理 一、存储器芯片的接口特性 了解存储器芯片的接口特性，实质上是了解它有哪些信号线，以及这些信号线与总线的连接方法。 1、EPROM 的接口特性 典型的EPROM芯片有Intel公司的2716、2732、2764、27128、27256、27512等。

  5. 2、E2PROM的接口特性 E2PROM的突出特点是可以在线进行以字节为单位的读写。 典型E2PROM产品有Intel公司的2816、2817和2816A、2817A、2864A等。

  6. 3、SRAM的接口特性 典型的SRAM芯片产品有2128、6116、6132、6232、6164、6264、3264、7164、61256、71256、5C 256、64C512、74512。

  7. 4、DRAM的接口特性(组合随机存取存储器IRAM IRAM是将刷新逻辑电路和DRAM集成在一起，具有动态RAM集成度，又不要刷新)

  8. 存储器、外设与CPU的连接

  9. 二、内存储器的设计 内存储器的设计，一般包括以下三项工作：存储器结构的确定，存储器芯片的选择，存储器的连接。 1、存储器结构的确定 存储器结构的确定，主要指采用单存储体结构还是多存储体结构。 ●数据宽度为8位外部数据总线为8位的微处理器，其存储器只需用单体结构。 ●外部数据总线为16位的微处理器，一般需用两个8位存储体。 ●对于80486等32位微处理器，一般使用4个由字节组成的存储体。 2、存储器芯片的片选控制 根据对高位地址总线的译码方式，有线选法、局部译码法和全译码法三种片选方法。

  10. 80286微处理器的存储器结构

  11. 80386/80486微处理器的存储器结构

  12. ●线选法：将高位地址线直接作为各个存储器芯片的片选控制信号。

  13. ●局部译码法：对高位地址总线中的一部分（而不是全部）进行译码，以产生各存储器芯片的片选控制信号。

  14. ●全译码法：高位地址线全部译码，译码输出作为各芯片的片选信号。

  15. 3、存储器连接 存储器连接通常可按下列步骤进行： （1）根据系统实际装机存储容量，确定存储器在整个存储空间 中的位置。 （2）选择合适的存储芯片。 （3）根据地址分配图或表及选用的译码器件，画出相应的地址 位图，以此确定“片选”和片内单元选择的地址线，进而画 出片选译码电路。 （4）画出存储器总线的连接图。

  16. 例1：内存容量或地址范围的确定

  17. （1） A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0000----07FFH 2K （2） A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0800----0FFFH 2K 共4K字节容量

  18. 例2：使用6264设计16k*16的存储器 6264为8k*8的SRAM

  19. （1、2） A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0000----1FFFH 8K*16 （3、4） A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 2000----3FFFH 8K*16 共16K字容量

  20. 例3：现有EPROM27128(16k X 8)若干,构成64kX8存储模块,需要几片?若要求地址范围为50000H_5FFFFH,请画出连接示意图

  21. 第三节 虚拟存储器及存储管理 一、虚拟存储器的基本概念 虚拟存储器由主存储器和辅助存储器组成，辅存作为主存的扩充。虚拟存储器的速度接近于主存，而价格接近于辅存，因此性能价格比较高。 1、地址空间及地址 虚拟存储器中有3种地址空间及对应的3种地址。 ●虚拟地址空间又称为虚存地址空间，是程序员用来编写程序的地址空间，与此相对应的地址称为虚地址或逻辑地址； ●主存地址空间又称为实存地址空间，是存储运行程序和数据的空间，其相应的地址称为主存地址或实地址或物理地址； ●辅存地址空间也就是磁盘存储器的地址空间，是用来存放暂不使用的程序和数据的空间，相应的地址称为辅存地址或磁盘地址。 2、工作原理

  22. (1)80486有三种工作方式:实模式(实地址方式),保护模式(保护虚地址方式),虚拟8086方式,三种方式可以互相转换(1)80486有三种工作方式:实模式(实地址方式),保护模式(保护虚地址方式),虚拟8086方式,三种方式可以互相转换 (2)实模式下,段寄存器存放的是段基址,由该段基址×16再与偏移地址相加得到物理地址 (3)保护模式下,段寄存器存放的是段选择符,段基址存放在描述符表中,由段选择符(D15-D3)得到索引号去查描述符表得到段基址 描述符表分为全局表(GDT)和局部表(LDT),由D2选择,D1D0表示访问权限 查出的段基址与偏移量直接相加得到物理地址 全局表(GDT)和局部表(LDT)在内存中的位置由GDTR和LDTR决定.

  23. 说明:80286保护模式,段描述符48位:24位段基址,16位段边 界,8位访问权限 80486保护模式,段描述符64位:32位段基址,20位段边 界,12位属性

  24. 某段选择符为： 0000 0000 0100 0000 13位描述符索引值优先级：0 该描述符在GDT表中 目标描述符位置=描述符表基地址+索引值x 8 =描述符表基地址+08H x 8 =描述符表基地址+40H 即：所查找的描述符在GDT表中，从000040H开始的8个单元中。 若在保护模式下，DS寄存器内容为0040H，则哪一个全局描述符表项会被访问？ DS=0040H

  25. 80486保护方式下中断/异常处理程序进入过程 乘8是因为每个IDT占用8字节

  26. 线性地址的生成 二、80486的段式存储器 1、地址映像与变换

  27. 段描述符格式 2、段描述符与段描述符表 段描述符格式 段描述符：在段式存储器中，一个程序的每一个模块都有一个描述符，用来描述模块的基本状况，其内容包括基址（32）、界限（20）和访问控制（12）等，共64位。

  28. 段描述符表 段描述符表：一个程序全部模块的段描述符集合构成的表。 段描述符表分全局段描述符表（Global Descriptor Table，GDT）和局部段描述符表（Local Descriptor Table，LDT）。 GDT和LDT在主存中的位置由全局描述符表寄存器（GDTR）和局部描述符表寄存器（LDTR）决定。 选择符 在保护模式下，段寄存器中的内容也称为选择符。选择符不直接确定存储器地址，而是选择（指向）一个段描述符。 三、80486的段页式存储器 80486的分段功能将逻辑地址转换为线性地址，分页功能将线性地址转换为访问内存的物理地址。 段式存储器的模块性能好，但主存利用率不高，辅存管理比较困难； 页式存储器的主存利用率高且辅存管理容易，但模块化性能差； 段页式存储器对多用户系统非常有用，逻辑结构特别清楚。

  29. 第四节　高速缓冲存储器 高速缓冲存储器（cache）是位于CPU与主存之间的一种存储器，容量比主存储器小，但速度比主存快。 cache中的内容是主存某一部分存储内容的副本，而这一部分是CPU当前正在使用的指令和数据。 采用cache 减轻了主存速度比CPU速度慢而产生的瓶颈问题，可以大大提高系统的性能。 一、cache的工作原理 cache地址与主存地址：cache和主存分成容量大小相同的块，其地址由块号和块内地址组成。 cache的工作过程(p151) cache的物理位置(p152)

  30. 二、地址映像 cache的地址映像：cache的容量远远小于主存，一个cache块要对应多个主存块，按某种规则把主存块装入cache中，称为cache的地址映像。 ●全相联映像：主存中的任意一块可装入cache中的任意块位置称为全相联映像。

  31. 二、地址映像 cache的地址映像：cache的容量远远小于主存，一个cache块要对应多个主存块，按某种规则把主存块装入cache中，称为cache的地址映像。 ●直接映像：主存中每一块只能装入到cache中唯一的特定块位置的方法称为直接映像。

  32. 二、地址映像 cache的地址映像：cache的容量远远小于主存，一个cache块要对应多个主存块，按某种规则把主存块装入cache中，称为cache的地址映像。 ● N路组联映像：在直接映像中只有一个cache（或称一路cache），如果把cache增加到N路，且在主存的区与cache的路之间实行全相联映像，在块之间实行直接映像，这就是N路组联映像。 cache的地址变换：主存块装入cache后，还需要把主存地址变换为对应的cache地址，即cache的地址变换。 Cache地址变换只涉及全相联映像和组联映像 有多种替换算法，最主要的有FIFO方法

  33. 三、80486微处理器的片内cache 片内cache的结构：80486微处理器的片内cache既可以存放指令代码，又可以存放数据，采用4路组联结构。 片内cache的一致性问题：当CPU向cache写入数据时，主存的内容跟不上相应的变化，就造成了不一致。 ●写回法：在CPU进行写操作时，只把数据写入cache，仅当需要把已被写过数据的cache块替换出去时，才把该块送回主存，再调入新块。 ●写直达法：利用微处理器与主存中的直接通路，在向cache写入数据时，把数据同时写入主存，这样，在进行块替换时，cache块就不必写回主存了。 80486微处理器的片内cache采用写直达法。

More Related