Basisinformationstechnologie HK-Medien

1. BasisinformationstechnologieHK-Medien Teil 1, 5.Sitzung WS 02/03 BIT – Schaßan – WS 02/03

2. Hardwarekomponenten • Das Hauptrechenwerk, die Arithmetisch-Logische Einheit (ALU) wird als rein boolesche Schaltung realisiert. • Speicherbauteile benötigen rückgekop-pelte Schaltungen wie Flip-Flops. • Zur Konstruktion eines universalen Rechners sind allerdings weitere Schaltungen notwendig: BIT – Schaßan – WS 02/03

3. Schalter • Für einen Schalter wird ein AND-Gatter benötigt: BIT – Schaßan – WS 02/03

4. Decodierer • n Eingänge und 2n Ausgänge: • Die Folge von 0-en und 1-en wird als Binärzahl k interpretiert, die k-te Ausgangsleitung auf 1 gesetzt, alle anderen auf 0. • Die Binärzahl kann z.B. eine Speicheradresse darstellen. Genau die Leitung, die 1 ist, führt zu der richtigen Adresse. BIT – Schaßan – WS 02/03

5. Codierer • 2n Eingänge und n Ausgänge: • Wenn an der k-te Eingangsleitung liegt 1 an, an allen anderen 0, wird die Zahl k an den Ausgängen z0,...,zn-1 binär dargestellt. • Für alle anderen Eingabewerte ist das Ergebnis unspezifiziert. BIT – Schaßan – WS 02/03

6. Speicher S = 1 ⇒ Q = 1 R = 1 ⇒Q = 0 BIT – Schaßan – WS 02/03

7. Register • Vereinfache Darstellung der Speicherzelle: • Register BIT – Schaßan – WS 02/03

8. Registertransfer • Schalter werden auf 1 gesetzt • Select-Eingänge beider Register auf 1 • Write im 2.Register auf 1 BIT – Schaßan – WS 02/03

9. Hauptspeicher • MDR = Memory Data Register • MAR = Memory Address Register BIT – Schaßan – WS 02/03

10. Hauptspeicher (2) • Vereinfachte Darstellung für Speicher BIT – Schaßan – WS 02/03

11. ALU • Die Arithmetisch-Logische Einheit (ALU) dient zur Realisierung von Elementar-operationen: • Addition, Subtraktion,... • Logische Operationen (AND, OR,...) • Vergleich zweier Werte • allg.: Werte x und y werden zu z verknüpft. BIT – Schaßan – WS 02/03

12. ALU (2) • Es stehen für x,y,z Register gleichen Namens zur Verfügung. • Registerbreiten: 8, 16, 32, 64 Bit 8-, 16-, 32-, 64-Bit-Rechner • Bei der Ausführung von Operationen können Ausnahmefälle eintreten: • Overflow • Sign • Zero BIT – Schaßan – WS 02/03

13. ALU (3) • Für diese Ausnahme-fälle besitzt die ALU ein Flag-Register. • Für die AusführungverschiedenerFunktionengibt es einenMode-Eingang. BIT – Schaßan – WS 02/03

14. ALU-Funktionscodes • Notwendig ist schließlich nur noch die Definition der Funktionscodes, die den Mode bestimmen, den die ALU zu einem gegebenen Zeitpunkt haben soll. • Die Definition der Codes ist frei wählbar. BIT – Schaßan – WS 02/03

15. Multiplikationswerk • Die ALU ist für Multiplikationen nicht geeignet: • Xi wird mit Yi verknüpft, d.h. die i-te Stelle von X mit der i-ten von Y • Für die Multiplikation muss jede Stelle von X mit jeder von Y verknüpft werden! BIT – Schaßan – WS 02/03

16. Barrel-Shifter-Multiplikationswerk • AND-Glieder • 1-Bit-Voll-addierer BIT – Schaßan – WS 02/03

17. Taktphasen • Jede Operation dauert 1 Takt lang. • Einfache Operationen erfolgen in 3 Phasen: • Hol-Phase:Holt Argumente aus Registern und stellt sie in der ALU bereit. • Rechen-Phase:ALU-Operation • Bring-Phase:Ergebnisspeicherung in Registern BIT – Schaßan – WS 02/03

18. CPU: Busse • Die Bauteile der CPU (ALU, Register, Speicher) sind über Leitungen (Busse) miteinander verbunden, die durch Schalter geöffnet und geschlossen werden können. • Öffnen und Schließen muss in zeitlicher Abfolge geschehen. BIT – Schaßan – WS 02/03

19. CPU: Taktgeber • Ein Taktgeber zerhackt die Zeit. • Jedem Takt (P1, P2, P3) entspricht eine Datenleitung, die abwechselnd auf 1, bzw. auf 0 gestellt werden. • Damit die Leitungen zur rechten Zeit offen bzw. geschlossen sind, werden sie durch Schalter gesichert. BIT – Schaßan – WS 02/03

20. CPU: Phasenschalter • Der Schalter kann nur in Phase i eingeschaltet werden. • Nur bei SteuersignalS = 1 ist Eingang E mit Ausgang A verbunden. BIT – Schaßan – WS 02/03

21. Rechner-ebenen BIT – Schaßan – WS 02/03

22. Rechnerstrukturen • Definitionen: • Informationsstruktur(semantischen) Typen der Informationskomponenten,deren Repräsentation und die Menge der auf sie anwendbaren Operationen • KontrollstrukturSpezifikation der Algorithmen zur Interpretation und Transformation der Informationskomponenten BIT – Schaßan – WS 02/03

23. Rechnerstrukturen (2) • Operationsprinzipfunktionelles Verhalten des Rechners vermöge Informationsstruktur und Kontrollstruktur • HardwarestrukturArt und Anzahl von Hardware-Betriebsmitteln und sie verbindende Kontrollstruktur • RechnerstrukturOperationsprinzip für die Hardware eines Rechners und die Struktur des Aufbaus aus Hardware-Betriebsmitteln BIT – Schaßan – WS 02/03

24. Rechnerarchitekturen • Klassifikation der Rechnerarchitekturen hinsichtlich der Quantität der Befehls- und Datenströme, die ein Rechner dieser Architektur gleichzeitig verarbeiten kann. • SISD: Single Instruction, Single Data • SIMD: Single Instruction, Multiple Data • MISD: Multiple Instruction, Single Data • MIMD: Multiple Instruction, Multiple Data BIT – Schaßan – WS 02/03

25. SISD (Von-Neumann-Rechner) • Konventioneller, serieller Rechner • Verfügt über 1 Prozessor und arbeitet das gespeicherte Programm Schritt für Schritt, d.h. sequentiell und in fester Reihenfolge ab.Erst wenn Programmschritt n vollständig erledigt ist, beginnt Programmschritt n+1 • Entwickelt von John von Neumann BIT – Schaßan – WS 02/03

26. SIMD, MISD • SIMD: • mehrere Prozessoren mit eigenem Speicher • Alle führen das Gleiche aus, erhalten aber einen anderen Datenstrom • MISD • Alle Prozessoren führen gleichzeitig unterschiedliche Befehle an den Daten eines einzigen Datenstromes aus BIT – Schaßan – WS 02/03

27. MIMD • MIMD • Mehrere Prozessoren führen gleichzeitig unterschiedliche Befehle an unterschiedlichen Datenströmen aus. • Anwendung in Meteorologie und Kernforschung (DEC PDP-11) BIT – Schaßan – WS 02/03

28. CISC-Architekturen • CISC: Complete Instruction Set Computer • Die Menge an ausführbaren Befehlen ist durch ein Set an Mikroprogrammen vorgegeben. • X86 von Intel; 680x0 von Motorola • Problem: schnelle CPU, langsamer, kleiner, teurer Arbeitsspeicher • Lösung: wenige, komplexe Maschinenbefehle2. Ebene der Rechner BIT – Schaßan – WS 02/03

29. RISC-Architekturen • RISC: Reduced Instruction Set Computer • Statt Mikroprogrammen jetzt Mikrobefehle • Wenige einfache Befehle, die möglichst in einem Takt ausgeführt werden • Wenige Befehlsformate, möglichst nur eine Länge • Viele Mehrzweckregister • Speicherzugriffe nur per Load/Store  Ziel und Quelle solcher Befehle nur Register, nie Hauptspeicher • Heute: 32 Register BIT – Schaßan – WS 02/03

30. Von-Neumann-Rechner • Informationsstruktur: Binärzahl der Länge L (Befehle, Daten, Adressen) • Kontrollstruktur: bestimme, ob eine Bitfolge ein Befehl oder ein Datum ist BIT – Schaßan – WS 02/03

31. Literatur • Tanenbaum, Andrew S./Goodman, James: Computerarchitektur. Strukturen, Grundlagen, Konzepte. 2001. BIT – Schaßan – WS 02/03