13.3 频率间接合成法 ( 锁相环路法 )

1. 《高频电子线路》（第四版）张肃文主编 高等教育出版社 13.3 频率间接合成法(锁相环路法) 13.3.1 脉冲控制锁相法 13.3.2 采用吞脉冲可变分频器 的频率合成器 13.3.3 间接合成制加减法降频 (模拟锁相环路法) 13.3.4 间接合成制除法降频 (数字锁相环路法)

2. 《高频电子线路》（第四版）张肃文主编 高等教育出版社 13.3 频率间接合成法(锁相环路法) 在锁相环路的鉴相器中进行相位比较的两个频率应该是相等的。但通常参考晶振频率是固定值，而频率合成器所需输出的频率（即VCO的频率） 则是多个数值的。 为了使这二者的频率在鉴相器处相等，以便比较它们的相位，大致可以有以下几种方法：脉冲控制锁相法、模拟锁相环路法与数字锁相环路法。

3. 《高频电子线路》（第四版）张肃文主编 高等教育出版社 13.3.1 脉冲控制锁相法 脉冲控制锁相法是利用参考晶振频率的某次谐波（通过脉冲形成电路来获得）与VCO频率在鉴相器中相比较。 图13.3.1 脉冲控制锁相法 End

4. 《高频电子线路》（第四版）张肃文主编 高等教育出版社 13.3.2 采用吞脉冲可变分频器的频率合成器 图13.3.2 脉冲控制锁相法

5. 《高频电子线路》（第四版）张肃文主编 高等教育出版社 13.3.2 采用吞脉冲可变分频器的频率合成器 图13.3.3 吞脉冲可变分频器方框图 End

6. 《高频电子线路》（第四版）张肃文主编 高等教育出版社 13.3.3 模拟锁相环路法 图13.3.4 多环式减法降频间接合成法示例

7. 《高频电子线路》（第四版）张肃文主编 高等教育出版社 13.3.3 模拟锁相环路法 图13.3.3 单环式减法降频间接合成法示例 End

8. 《高频电子线路》（第四版）张肃文主编 高等教育出版社 13.3.4 数字锁相环路法 应用数字逻辑电路把VCO频率一次或多次降低至鉴相器频率上，再与参考频率在鉴相电路中进行比较，所产生的误差信号用来控制VCO的频率，使之锁定在参考频率的稳定度上。 图13.3.6 间接合成制除法降频基本原理

9. 《高频电子线路》（第四版）张肃文主编 高等教育出版社 13.3.4 数字锁相环路法 图13.3.7 压控振荡频率>10MHz时的除法降频方案

10. 《高频电子线路》（第四版）张肃文主编 高等教育出版社 13.3.4 数字锁相环路法 图13.3.8 某通信机所用的单环数字频率合成器方框图

11. 《高频电子线路》（第四版）张肃文主编 高等教育出版社 13.3.4 数字锁相环路法 图13.3.9 双环数字式频率合成器的例子方框图

12. 《高频电子线路》（第四版）张肃文主编 高等教育出版社 13.3.4 数字锁相环路法 图13.3.10 三环数字式频率合成器的例子方框图

13. 《高频电子线路》（第四版）张肃文主编 高等教育出版社 13.3.4 数字锁相环路法 表13.3.1 各种频率源的性能对比

14. 《高频电子线路》（第四版）张肃文主编 高等教育出版社 13.3.4 数字锁相环路法 表13.3.1 各种频率源的性能对比(续) End